| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 课题背景和研究目的及意义 | 第9页 |
| 1.2 FMC标准概述 | 第9-12页 |
| 1.2.1 夹层卡技术的发展 | 第9-10页 |
| 1.2.2 FPGA Mezzanine Card(FMC)标准 | 第10-12页 |
| 1.3 国内外研究现状分析 | 第12-14页 |
| 1.4 主要研究内容及论文结构 | 第14-16页 |
| 第2章 总体方案设计 | 第16-25页 |
| 2.1 设计需求分析 | 第16-18页 |
| 2.1.1 PXIe载板需求分析 | 第16-17页 |
| 2.1.2 FMC数据采集夹层卡需求分析 | 第17-18页 |
| 2.2 载板主要芯片选型 | 第18-21页 |
| 2.2.1 存储芯片选型 | 第18-20页 |
| 2.2.2 FPGA芯片选型 | 第20-21页 |
| 2.3 详细方案设计 | 第21-24页 |
| 2.3.1 PXIe载板 | 第21-22页 |
| 2.3.2 FMC数据采集夹层卡 | 第22-23页 |
| 2.3.3 系统功能测试 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 基于FMC标准的PXIe载板研制 | 第25-46页 |
| 3.1 PXIe载板硬件电路设计 | 第25-36页 |
| 3.1.1 FPGA配置电路设计 | 第25-26页 |
| 3.1.2 DDR2 存储模块电路设计 | 第26-29页 |
| 3.1.3 FMC接口电路设计 | 第29-33页 |
| 3.1.4 PXIe接口电路设计 | 第33-35页 |
| 3.1.5 供电系统设计 | 第35-36页 |
| 3.2 PXIe载板逻辑设计 | 第36-45页 |
| 3.2.1 DDR2 SDRAM逻辑设计 | 第37-42页 |
| 3.2.2 PXIe接口逻辑设计 | 第42-45页 |
| 3.3 本章小结 | 第45-46页 |
| 第4章FMC数据采集夹层卡的研制 | 第46-62页 |
| 4.1 FMC夹层卡结构选型设计 | 第46-47页 |
| 4.2 数据采集夹层卡硬件设计 | 第47-54页 |
| 4.2.1 ADC电路设计 | 第47-49页 |
| 4.2.2 ADC模拟前端设计 | 第49-52页 |
| 4.2.3 ADC时钟设计 | 第52-53页 |
| 4.2.4 EEPROM电路设计 | 第53-54页 |
| 4.3 数据采集夹层卡逻辑设计 | 第54-61页 |
| 4.3.1 高速时钟配置逻辑设计 | 第55-56页 |
| 4.3.2 ADC扩展配置逻辑设计 | 第56-57页 |
| 4.3.3 数据接收逻辑设计 | 第57-58页 |
| 4.3.4 FMC信息存储逻辑设计 | 第58-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第5章 系统调试与测试 | 第62-73页 |
| 5.1 系统硬件电路调试 | 第62页 |
| 5.2 载板功能测试 | 第62-64页 |
| 5.2.1 DDR2 SDRAM功能调试 | 第62-64页 |
| 5.2.2 SRAM功能调试 | 第64页 |
| 5.3 FMC数据采集夹层卡测试 | 第64-72页 |
| 5.3.1 数据采集功能验证 | 第64-67页 |
| 5.3.2 数据采集模块带宽测试 | 第67-68页 |
| 5.3.3 数据采集动态性能测试 | 第68-72页 |
| 5.4 本章小结 | 第72-73页 |
| 结论 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 附录 | 第77-78页 |
| 攻读学位期间发表的学术论文 | 第78-80页 |
| 致谢 | 第80页 |