| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第11-19页 |
| 1.1 课题背景 | 第11-13页 |
| 1.2 STT-RAM研究现状 | 第13-14页 |
| 1.3 研究动机 | 第14-15页 |
| 1.4 本文主要工作 | 第15-16页 |
| 1.5 本文的组织结构 | 第16-18页 |
| 1.6 本章小结 | 第18-19页 |
| 第2章 STT-RAM缓存研究相关工作 | 第19-26页 |
| 2.1 STT-RAM技术介绍 | 第19-21页 |
| 2.2 STT-RAM低功耗相关研究工作 | 第21-23页 |
| 2.3 缓存替换相关研究 | 第23-25页 |
| 2.4 目前研究存在的问题 | 第25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 多级STT-RAM的L2 Cache上优化动机 | 第26-36页 |
| 3.1 多级STT-RAM编码分析 | 第26-27页 |
| 3.2 L2 Cache上的时间和空间局部性 | 第27-31页 |
| 3.3 动态编码策略 | 第31-32页 |
| 3.4 多核共享缓存上写前读策略分析 | 第32-35页 |
| 3.5 本章小结 | 第35-36页 |
| 第4章 多级STT-RAM上的动态编码 | 第36-48页 |
| 4.1 可编码多级STT-RAM的存储器设计 | 第36-39页 |
| 4.2 L2 Cache上动态编码设计 | 第39-41页 |
| 4.3 多级STT-RAM上的写前读策略 | 第41-42页 |
| 4.4 基于时间片的动态编码 | 第42-45页 |
| 4.5 基于应用程序的编码 | 第45-47页 |
| 4.6 本章小结 | 第47-48页 |
| 第5章 多核共享的多级STT-RAM缓存的优化 | 第48-55页 |
| 5.1 DEPCRP架构 | 第48-50页 |
| 5.2 预测机制 | 第50-52页 |
| 5.3 基于预测的替换策略 | 第52-54页 |
| 5.4 本章小结 | 第54-55页 |
| 第6章 实验设计与数据分析 | 第55-66页 |
| 6.1 实验平台和设计 | 第55-56页 |
| 6.2 实验结果和分析 | 第56-65页 |
| 6.2.1 动态编码策略能耗分析 | 第56-60页 |
| 6.2.2 DEPCRP分析 | 第60-65页 |
| 6.3 本章小结 | 第65-66页 |
| 第7章 总结和展望 | 第66-68页 |
| 7.1 总结 | 第66页 |
| 7.2 展望 | 第66-68页 |
| 参考文献 | 第68-73页 |
| 攻读硕士学位期间主要的研究成果 | 第73-74页 |
| 致谢 | 第74页 |