| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 图录 | 第9-11页 |
| 表录 | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 研究背景与意义 | 第12-13页 |
| 1.2 研究现状 | 第13-16页 |
| 1.2.1 国外相关研究 | 第13-15页 |
| 1.2.2 国内相关研究 | 第15-16页 |
| 1.3 本文主要研究内容 | 第16页 |
| 1.4 论文组织结构 | 第16-18页 |
| 第二章 跨平台系统仿真技术研究 | 第18-28页 |
| 2.1 仿真技术研究 | 第18-21页 |
| 2.1.1 仿真概述 | 第18-19页 |
| 2.1.2 主要实现技术 | 第19-21页 |
| 2.2 X86 系统仿真模型 | 第21-24页 |
| 2.2.1 工作原理 | 第21-22页 |
| 2.2.2 性能开销分析 | 第22-23页 |
| 2.2.3 存在的问题 | 第23-24页 |
| 2.3 协同设计虚拟机技术 | 第24-27页 |
| 2.3.1 Transmeta Crusoe | 第24-26页 |
| 2.3.2 Co-CrossBit | 第26-27页 |
| 2.4 系统仿真技术发展趋势 | 第27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 协同式 X86 系统仿真模型 | 第28-38页 |
| 3.1 X86 与 OPENRISC 体系结构分析 | 第28-31页 |
| 3.1.1 寄存器差异 | 第29-30页 |
| 3.1.2 指令格式差异 | 第30-31页 |
| 3.2 协同式 X86 系统仿真设计思路 | 第31-34页 |
| 3.2.1 功能部件硬化 | 第32-33页 |
| 3.2.2 软硬件划分 | 第33-34页 |
| 3.3 协同式 X86 系统仿真模型 CO-AB | 第34-37页 |
| 3.3.1 总体框架 | 第34-35页 |
| 3.3.2 关键模块 | 第35-37页 |
| 3.4 本章小结 | 第37-38页 |
| 第四章 协同式 VMMU 设计与实现 | 第38-50页 |
| 4.1 设计思路 | 第38-39页 |
| 4.2 总体结构设计 | 第39-40页 |
| 4.3 SOFTMMU 模块设计 | 第40-42页 |
| 4.3.1 GVA 到 GPA 的转换 | 第41页 |
| 4.3.2 GPA 到 HVA 的转换 | 第41-42页 |
| 4.4 HARDTLB 模块设计 | 第42-47页 |
| 4.4.1 TLB 总体结构 | 第43页 |
| 4.4.2 TLB 表项描述 | 第43-44页 |
| 4.4.3 TLB 容量确定 | 第44-45页 |
| 4.4.4 TLB 映射机制 | 第45-46页 |
| 4.4.5 TLB 替换策略 | 第46-47页 |
| 4.5 辅助指令设计与实现 | 第47-49页 |
| 4.5.1 TLB 辅助指令 | 第47页 |
| 4.5.2 自定义指令设计与实现 | 第47-49页 |
| 4.6 本章小结 | 第49-50页 |
| 第五章 流水式指令译码仿真部件设计与实现 | 第50-68页 |
| 5.1 串行译码仿真机制 | 第50-51页 |
| 5.2 设计思路 | 第51-52页 |
| 5.2.1 主要工作 | 第51页 |
| 5.2.2 硬件实现的设计思路 | 第51-52页 |
| 5.3 总体结构设计 | 第52-54页 |
| 5.4 译码模块设计 | 第54-60页 |
| 5.4.1 流水线划分依据 | 第54页 |
| 5.4.2 流水线功能划分 | 第54-55页 |
| 5.4.3 指令预取 | 第55-56页 |
| 5.4.4 指令长度及结构译码 | 第56-60页 |
| 5.4.5 指令信息提取 | 第60页 |
| 5.5 FIFO_IN 和 FIFO_OUT 模块设计 | 第60-61页 |
| 5.6 指令译码部件 VERILOG 实现 | 第61-65页 |
| 5.6.1 译码模块的实现 | 第62-63页 |
| 5.6.2 输入输出模块的实现 | 第63-65页 |
| 5.6.3 控制模块的实现 | 第65页 |
| 5.7 功能验证 | 第65-67页 |
| 5.8 本章小结 | 第67-68页 |
| 第六章 性能测试与分析 | 第68-74页 |
| 6.1 实验平台 | 第68-69页 |
| 6.2 协同式 VMMU 性能测试与分析 | 第69-70页 |
| 6.2.1 测试对象 | 第69页 |
| 6.2.2 性能测试 | 第69-70页 |
| 6.3 指令译码仿真性能测试与分析 | 第70-73页 |
| 6.3.1 测试对象 | 第70页 |
| 6.3.2 性能测试 | 第70-71页 |
| 6.3.3 指令译码周期分析 | 第71-73页 |
| 6.4 本章小结 | 第73-74页 |
| 结束语 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-82页 |
| 作者简历 | 第82页 |