高速PCB信号完整性设计与分析
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·选题的背景及意义 | 第9-10页 |
| ·国内外研究现状及发展趋势 | 第10-11页 |
| ·本文的结构安排及主要工作 | 第11-12页 |
| 第二章 高速PCB信号完整性的基本问题 | 第12-26页 |
| ·高速信号的定义 | 第12页 |
| ·传输线理论 | 第12-18页 |
| ·传输线物理模型 | 第12-15页 |
| ·传输线特性参数 | 第15-16页 |
| ·传输线效应 | 第16-18页 |
| ·仿真分析软件简介 | 第18-19页 |
| ·需要仿真的系统介绍 | 第19-23页 |
| ·典型信号完整性设计及仿真流程 | 第23-26页 |
| ·设计前准备工作 | 第24-25页 |
| ·预布线仿真 | 第25页 |
| ·布线后仿真 | 第25-26页 |
| 第三章 仿真模型 | 第26-32页 |
| ·SPICE仿真模型 | 第26页 |
| ·IBIS仿真模型 | 第26-31页 |
| ·IBIS仿真模型构成 | 第27-29页 |
| ·IBIS模型与SPICE模型优缺点分析 | 第29页 |
| ·IBIS模型校验 | 第29-31页 |
| ·IBIS模型创建 | 第31-32页 |
| 第四章 信号完整性反射仿真 | 第32-41页 |
| ·反射形成的原因 | 第32-33页 |
| ·解决方案 | 第33-38页 |
| ·并行端接方案 | 第34-37页 |
| ·串行端接方案 | 第37-38页 |
| ·反射仿真分析 | 第38-41页 |
| 第五章 信号完整性串扰仿真 | 第41-55页 |
| ·串扰形成的原因 | 第41-47页 |
| ·耦合线的等效电路 | 第41-43页 |
| ·感性耦合 | 第43-44页 |
| ·容性耦合 | 第44-46页 |
| ·容性耦合和感性耦合的总和 | 第46-47页 |
| ·串扰仿真分析 | 第47-53页 |
| ·传输线耦合长度对串扰的影响 | 第47-48页 |
| ·传输模式对串扰的影响 | 第48-51页 |
| ·传输线间距对串扰的影响 | 第51-52页 |
| ·传输线线宽对串扰的影响 | 第52-53页 |
| ·串扰解决方案 | 第53-54页 |
| ·设计完成后的布局图和布线图 | 第54-55页 |
| 结论与展望 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 致谢 | 第58页 |
| 攻读学位期间发表的学术论文 | 第58页 |
