| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 1 绪论 | 第15-21页 |
| 1.1 序言 | 第15-16页 |
| 1.2 高分辨率可配置的FFT 应用趋势 | 第16-19页 |
| 1.2.1 高分辨率成像雷达的应用 | 第16-17页 |
| 1.2.2 数字高清媒体广播的应用 | 第17-19页 |
| 1.3 课题的研究内容以及本文的工作 | 第19-21页 |
| 2 研究背景及现状 | 第21-33页 |
| 2.1 FFT 算法研究进展 | 第21-22页 |
| 2.2 基2~3算法简介 | 第22-25页 |
| 2.3 FFT 处理器的研究现状 | 第25-29页 |
| 2.3.1 基于DSP 处理器的FFT 变换 | 第25页 |
| 2.3.2 ASIC 实现的专用FFT 处理器 | 第25-26页 |
| 2.3.3 专用FFT 处理器结构分类 | 第26-29页 |
| 2.4 大点数应用背景下FFT 处理器所面临的新的问题 | 第29-31页 |
| 2.4.1 计算延迟增加与支持多种点数变换 | 第29-30页 |
| 2.4.2 低功耗需求 | 第30页 |
| 2.4.3 高变换精度与低存储的矛盾 | 第30-31页 |
| 2.5 本章小结 | 第31-33页 |
| 3 可配置的流水线型FFT 处理器设计 | 第33-45页 |
| 3.1 多点数变换FFT 处理器的研究现状 | 第33-36页 |
| 3.2 可配置点数算法推导 | 第36-37页 |
| 3.3 流水线结构调整及动态配置 | 第37-39页 |
| 3.4 旋转因子的产生 | 第39-43页 |
| 3.4.1 基2~3算法旋转因子的产生规律 | 第39-42页 |
| 3.4.2 多种点数变换时旋转因子的选取 | 第42-43页 |
| 3.5 FFT/IFFT 的实现 | 第43页 |
| 3.6 本章小结 | 第43-45页 |
| 4 FFT 处理器的数据存储策略分析与改进 | 第45-69页 |
| 4.1 有限字长效应与数据溢出问题的分析讨论 | 第45-49页 |
| 4.1.1 定点数的溢出处理 | 第46-49页 |
| 4.1.2 浮点数的策略 | 第49页 |
| 4.2 大点数应用下FFT 处理器设计原则 | 第49-52页 |
| 4.2.1 FFT 处理器结构的选择 | 第49-51页 |
| 4.2.2 SDF 流水线中定点数格式存在的问题 | 第51-52页 |
| 4.3 基于基2~3算法的低存储高精度的FFT 处理器设计 | 第52-58页 |
| 4.3.1 自定义浮点格式及预处理单元的引入 | 第52-55页 |
| 4.3.2 流水线处理器的字长设计和数据的动态浮动 | 第55-57页 |
| 4.3.3 自定义浮点格式引入误差讨论 | 第57-58页 |
| 4.4 存储量与变换精度的比较 | 第58-61页 |
| 4.4.1 FFT 处理器变换精度的衡量准则 | 第59页 |
| 4.4.2 存储量与变换精度的比较与分析 | 第59-61页 |
| 4.5 旋转因子讨论 | 第61-64页 |
| 4.6 CORDIC 流水线讨论 | 第64-67页 |
| 4.6.1 CORDIC 流水线的主要参数 | 第64页 |
| 4.6.2 CORDIC 流水线的复杂度与精确度之间的权衡 | 第64-67页 |
| 4.7 本章小结 | 第67-69页 |
| 5 高分辨率可配置低存储的FFT 处理器的设计 | 第69-82页 |
| 5.1 FFT 处理器的总体结构 | 第69-72页 |
| 5.1.1 各模块互相独立的工作模式 | 第71页 |
| 5.1.2 流水线工作状态的转换及低功耗设计 | 第71-72页 |
| 5.2 基2 的碟形单元设计 | 第72-74页 |
| 5.3 附属MEM 模块设计 | 第74-75页 |
| 5.4 常因子乘法模块设计 | 第75-77页 |
| 5.4.1 常因子为-j 的乘法模块设计 | 第75-76页 |
| 5.4.2 常因子为W8 的乘法模块设计 | 第76-77页 |
| 5.5 复数乘法模块设计 | 第77-78页 |
| 5.6 预处理部件设计 | 第78-79页 |
| 5.7 对齐单元设计 | 第79页 |
| 5.8 CORDIC 流水线设计 | 第79-80页 |
| 5.8.1 旋转因子基数倍数的产生 | 第79-80页 |
| 5.8.2 CORDIC 流水线级结构 | 第80页 |
| 5.9 本章小结 | 第80-82页 |
| 6 验证仿真及性能比较 | 第82-94页 |
| 6.1 前期系统级验证 | 第82-84页 |
| 6.1.1 基于对象的系统验证方法 | 第82-83页 |
| 6.1.2 周期精确的流水线建模 | 第83-84页 |
| 6.2 基于 Verilog PLI 的 RTL/C++混合仿真验证 | 第84-86页 |
| 6.3 性能对比 | 第86-92页 |
| 6.3.1 仿真性能与变换精度分析 | 第86-89页 |
| 6.3.2 FPGA 实现的计算延迟和存储量消耗分析 | 第89-92页 |
| 6.4 本章小结 | 第92-94页 |
| 7 结束语 | 第94-96页 |
| 7.1 本文工作总结 | 第94页 |
| 7.2 新应用下FFT 处理器设计的展望 | 第94-96页 |
| 参考文献 | 第96-101页 |
| 致谢 | 第101-102页 |
| 攻读硕士学位期间已发表或录用的论文 | 第102页 |
