容栅传感器机理研究及其测量系统构建
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题研究背景及意义 | 第9-12页 |
| ·容栅传感器的历史与发展现状 | 第9-10页 |
| ·课题研究的目的及意义 | 第10-12页 |
| ·本论文主要研究内容及创新点 | 第12-13页 |
| 第2章 容栅传感器的机理研究 | 第13-25页 |
| ·容栅传感器的分类 | 第13-14页 |
| ·直线型容栅传感器 | 第13页 |
| ·圆形容栅传感器 | 第13-14页 |
| ·容栅传感器测量的电路分类 | 第14-17页 |
| ·鉴幅型容栅传感器测量电路 | 第14-15页 |
| ·鉴相型容栅传感器测量电路 | 第15-17页 |
| ·鉴相型容栅传感器的基本结构和测量原理 | 第17-24页 |
| ·鉴相型容栅传感器的基本结构 | 第18-20页 |
| ·鉴相型容栅位移传感器的测量原理 | 第20-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 鉴相型容栅传感器误差分析及改进方案 | 第25-37页 |
| ·鉴相型容栅传感器的误差分析 | 第25-29页 |
| ·容栅传感器的误差分类 | 第25页 |
| ·容栅传感器原理性误差分析 | 第25-28页 |
| ·容栅传感器的"原理性误差" | 第25-27页 |
| ·容栅传感器的边缘效应误差 | 第27-28页 |
| ·原理性误差的抑制方案 | 第28-29页 |
| ·容栅传感器本体改进设计方案 | 第29-32页 |
| ·最佳比值下的容栅本体设计方案 | 第29-30页 |
| ·兼顾结构简便与抑制误差的本体结构设计 | 第30-31页 |
| ·计及平均效应的本体设计 | 第31-32页 |
| ·仿真结果 | 第32-35页 |
| ·本章小结 | 第35-37页 |
| 第4章 专用测量芯片的设计综述 | 第37-47页 |
| ·集成电路的设计技术 | 第37-39页 |
| ·专用集成电路(ASIC)的设计方法 | 第37-38页 |
| ·PLD方式ASIC的一般设计流程 | 第38-39页 |
| ·QUARTUS Ⅱ开发环境及VHDL语言 | 第39-43页 |
| ·Quartus Ⅱ集成开发环境 | 第39-40页 |
| ·VHDL语言 | 第40-43页 |
| ·硬件描述语言VHDL | 第40-41页 |
| ·基于VHDL的现代硬件电路设计方法 | 第41-43页 |
| ·容栅传感器测量专用芯片的总体设计 | 第43-46页 |
| ·测量原理在电路中的实现 | 第43-45页 |
| ·传感器作用的极限速度确定 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第5章 ASIC核心模块开发 | 第47-60页 |
| ·数字锁相环模块(DPLL) | 第47-58页 |
| ·锁相环简介 | 第47页 |
| ·锁相环分类及仿真 | 第47-54页 |
| ·DPLL的VHDL实现 | 第54-58页 |
| ·数字鉴相器 | 第54-55页 |
| ·K模计数器 | 第55-57页 |
| ·脉冲加减电路 | 第57-58页 |
| ·鉴相计数模块 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第6章 总结与展望 | 第60-61页 |
| ·工作总结 | 第60页 |
| ·工作展望 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |
| 在校期间发表的学术论文和参加科研情况 | 第64页 |
