基于eMMC阵列的高速图像采集与存储系统设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-18页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 视频采集的发展及国内外状况 | 第10-14页 |
| 1.3 高速视频存储器概述 | 第14-15页 |
| 1.4 eMMC存储器介绍 | 第15-16页 |
| 1.5 论文内容及结构安排 | 第16-18页 |
| 2 系统关键技术及工作原理 | 第18-27页 |
| 2.1 视频采集系统概述 | 第18-19页 |
| 2.2 CMOS相机工作原理 | 第19-20页 |
| 2.3 Camera-Link接口技术 | 第20-23页 |
| 2.4 eMMC存储技术 | 第23-26页 |
| 2.5 本章小结 | 第26-27页 |
| 3 系统硬件电路设计 | 第27-39页 |
| 3.1 系统硬件总体设计 | 第27-28页 |
| 3.2 相机模块硬件设计 | 第28-30页 |
| 3.3 FPGA核心控制模块设计 | 第30-32页 |
| 3.3.1 FPGA选型 | 第30-31页 |
| 3.3.2 FPGA配置电路设计 | 第31-32页 |
| 3.4 DDR3模块硬件设计 | 第32-33页 |
| 3.5 eMMC模块硬件设计 | 第33-36页 |
| 3.5.1 芯片选择与可行性分析 | 第33-34页 |
| 3.5.2 eMMC模块电路设计 | 第34-36页 |
| 3.6 USB读数模块电路设计 | 第36页 |
| 3.7 系统电源模块的设计 | 第36-37页 |
| 3.8 PCB板设计 | 第37-38页 |
| 3.9 本章小结 | 第38-39页 |
| 4 系统逻辑设计与功能实现 | 第39-54页 |
| 4.1 逻辑总体方案设计 | 第39-40页 |
| 4.2 CMOS相机的控制 | 第40-44页 |
| 4.2.1 相机参数配置 | 第40页 |
| 4.2.2 相机控制逻辑设计 | 第40-41页 |
| 4.2.3 图像数据接收模块逻辑设计 | 第41-44页 |
| 4.3 DDR3缓存逻辑设计 | 第44-46页 |
| 4.4 eMMC阵列逻辑设计 | 第46-52页 |
| 4.4.1 eMMC初始化模块 | 第46-49页 |
| 4.4.2 eMMC CMD命令模块 | 第49-50页 |
| 4.4.3 eMMC数据读写模块 | 第50-52页 |
| 4.5 USB读数接口逻辑设计 | 第52页 |
| 4.6 本章小结 | 第52-54页 |
| 5 系统功能测试与分析 | 第54-60页 |
| 5.1 DDR3存储测试 | 第54-55页 |
| 5.2 eMMC存储测试 | 第55-57页 |
| 5.3 图像显示测试 | 第57-59页 |
| 5.4 本章小结 | 第59-60页 |
| 6 总结与展望 | 第60-62页 |
| 6.1 论文总结 | 第60页 |
| 6.2 今后工作 | 第60-62页 |
| 附录 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 | 第68-69页 |
| 致谢 | 第69-70页 |
