| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-19页 |
| ·核级控制器总体设计方案 | 第7-9页 |
| ·APU-FPGA 架构的选择 | 第7-8页 |
| ·基于 APU 的核级控制器功能结构 | 第8-9页 |
| ·关于 APU 和 FCH | 第9-11页 |
| ·关于 SRAM 型 FPGA | 第11-13页 |
| ·SRAM 型 FPGA 的结构 | 第11-12页 |
| ·FPGA 设计一般流程与方法 | 第12-13页 |
| ·影响核级控制器 FPGA 程序可靠性的因素 | 第13-18页 |
| ·亚稳态现象 | 第13-15页 |
| ·单粒子翻转 | 第15-18页 |
| ·论文的研究内容及章节安排 | 第18-19页 |
| 第二章 基于 APU 的核级控制器 FPGA 程序设计 | 第19-32页 |
| ·核级控制器 FPGA 功能需求分析 | 第19页 |
| ·控制器 FPGA 数据通信模块设计 | 第19-25页 |
| ·FPGA 和 APU 之间的 PCIe 事务流程 | 第20-21页 |
| ·PCIe 事务类型解析算法设计 | 第21-22页 |
| ·地址译码模块算法设计 | 第22-23页 |
| ·设备访问算法设计 | 第23-24页 |
| ·PCIe 完成事务算法设计 | 第24-25页 |
| ·控制器 FPGA 中断模块设计 | 第25-29页 |
| ·关于 APIC | 第25-26页 |
| ·关于 MSI 中断机制 | 第26-28页 |
| ·控制器 FPGA 中断控制部分算法设计 | 第28-29页 |
| ·控制器 FPGA 程序调试分析 | 第29-31页 |
| ·FPGA 数据通信调试分析 | 第29-31页 |
| ·FPGA 中断（MSI）调试分析 | 第31页 |
| ·小结 | 第31-32页 |
| 第三章 控制器 FPGA 程序设计亚稳态问题研究 | 第32-45页 |
| ·控制器 FPGA 中亚稳态的故障模式分析 | 第32页 |
| ·亚稳态对控制器 FPGA 数据通信的影响 | 第32页 |
| ·亚稳态对控制器 FPGA 中断功能的影响 | 第32页 |
| ·亚稳态的建模方法与分析 | 第32-38页 |
| ·FPGA 亚稳态模型选择 | 第32-33页 |
| ·亚稳态的 Pspice 模型建立与分析 | 第33-35页 |
| ·亚稳态的传递函数模型与校正 | 第35-38页 |
| ·控制器 FPGA 设计的亚稳态防护技术研究 | 第38-44页 |
| ·亚稳态平均无故障时间 | 第38页 |
| ·单比特位亚稳态防护 | 第38-43页 |
| ·多比特位亚稳态防护 | 第43-44页 |
| ·小结 | 第44-45页 |
| 第四章 控制器 FPGA 程序设计单粒子翻转问题研究 | 第45-53页 |
| ·控制器 FPGA 单粒子翻转的故障模式分析 | 第45-46页 |
| ·单粒子翻转问题的建模与分析 | 第46-49页 |
| ·单粒子翻转防护技术研究 | 第49-51页 |
| ·基于反馈校正环节的 SEU 防护 | 第49-50页 |
| ·系统关键逻辑门 | 第50-51页 |
| ·小结 | 第51-53页 |
| 第五章 控制器 FPGA 的 QSYS 设计方案 | 第53-63页 |
| ·使用 Qsys 进行 FPGA 开发的优势 | 第53-54页 |
| ·使用 Qsys 进行 FPGA 设计的一般流程 | 第54-58页 |
| ·Qsys 设计方案 | 第58-61页 |
| ·Qsys 设计方案可靠性分析 | 第61-62页 |
| ·小结 | 第62-63页 |
| 第六章 总结与展望 | 第63-65页 |
| ·总结 | 第63页 |
| ·展望 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69-70页 |
| 攻读硕士学位期间已发表或录用的论文 | 第70-72页 |
