SoC低功耗设计—波控SoC的时钟管理设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文的背景 | 第7-8页 |
| ·SOC 低功耗研究现状 | 第8-9页 |
| ·低功耗设计的特点和流程 | 第9-10页 |
| ·本文的工作和论文的结构 | 第10-11页 |
| 第二章 SoC 的低功耗设计方法 | 第11-27页 |
| ·动态功耗模型 | 第11-13页 |
| ·由于电容的充放电引起的动态功耗 | 第11-12页 |
| ·短路电流引起的功耗 | 第12页 |
| ·竞争冒险 | 第12-13页 |
| ·静态功耗 | 第13页 |
| ·动态功耗优化方法 | 第13-20页 |
| ·系统级低功耗设计技术 | 第14-15页 |
| ·结构级低功耗设计 | 第15-17页 |
| ·RTL 级低功耗设计 | 第17-19页 |
| ·门级低功耗技术 | 第19-20页 |
| ·电路级低功耗技术 | 第20页 |
| ·功耗分析和评估方法 | 第20-21页 |
| ·基于 Latch 的门控时钟优化 | 第21-27页 |
| ·门控时钟的优点 | 第21-22页 |
| ·门控时钟的插入 | 第22-23页 |
| ·添加门控时钟后电路的可测性问题的解决 | 第23-24页 |
| ·门控时钟的 EDA 实现 | 第24-27页 |
| 第三章 时钟与功耗管理模块 | 第27-39页 |
| ·波控 SoC 简介 | 第27页 |
| ·动态功耗管理技术 | 第27-28页 |
| ·时钟与功耗管理模块(PMC)的设计 | 第28-39页 |
| ·Pm_ctrl 子模块 | 第29-34页 |
| ·Interface 子模块 | 第34-38页 |
| ·Reset 模块 | 第38-39页 |
| 第四章 低功耗管理方案 | 第39-47页 |
| ·系统低功耗管理框架设计 | 第39页 |
| ·CPU 的时钟管理策略 | 第39-45页 |
| ·CPU 工作状态转换的条件 | 第39-43页 |
| ·基于 Time-out 算法的工作状态转换策略 | 第43-45页 |
| ·设备模块的时钟管理策略 | 第45-47页 |
| 第五章 芯片功耗评估 | 第47-51页 |
| ·门控前后的功耗 | 第47-48页 |
| ·不同工作模式的功耗 | 第48-51页 |
| 第六章 总结与展望 | 第51-53页 |
| ·总结 | 第51页 |
| ·展望 | 第51-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-57页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第57页 |
