| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-20页 |
| ·课题研究背景及意义 | 第10-11页 |
| ·GPON 系统及其研究现状 | 第11-15页 |
| ·前向纠错技术及其在光网络中的应用 | 第15-16页 |
| ·RS 码及其研究现状 | 第16-17页 |
| ·课题研究对象及改进方向 | 第17-19页 |
| ·本文主要内容和结构安排 | 第19-20页 |
| 第2章 RS 编解码算法原理 | 第20-31页 |
| ·基础理论 | 第20-23页 |
| ·有限域理论 | 第20-21页 |
| ·纠错编码基础理论 | 第21-23页 |
| ·RS 编码算法 | 第23-24页 |
| ·RS 解码算法 | 第24-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 RS 编解码器和加解扰器的实现 | 第31-50页 |
| ·有限域乘法器的实现 | 第31-32页 |
| ·有限域求逆器的实现 | 第32页 |
| ·RS 编码器的实现 | 第32-33页 |
| ·RS 解码器的实现 | 第33-38页 |
| ·RS 编解码器验证基础 | 第38-40页 |
| ·FPGA 概述 | 第38-39页 |
| ·VerilogHDL 语言 | 第39页 |
| ·Quartus II 软件 | 第39-40页 |
| ·RS 编码器仿真结果 | 第40-42页 |
| ·RS 解码器仿真结果 | 第42-47页 |
| ·串行加解扰器的仿真结果 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 第4章 GPON 中并行 RS 编解码器和加解扰器的实现 | 第50-70页 |
| ·GPON 中的 FEC 功能 | 第50页 |
| ·GPON 中 32 位并行 RS 编码器的实现 | 第50-59页 |
| ·GPON 中 32 位并行解码实现 | 第59-65页 |
| ·并行解码器硬件结构 | 第59-63页 |
| ·并行解码器仿真结果 | 第63-65页 |
| ·GPON 中并行加解扰器的实现 | 第65-68页 |
| ·本章小结 | 第68-70页 |
| 结论 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士学位期间发表论文和取得的科研成果 | 第75-76页 |
| 致谢 | 第76-77页 |
| 附录 | 第77页 |