| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-20页 |
| ·光纤捷联系统 | 第11-16页 |
| ·光纤陀螺发展 | 第11-14页 |
| ·惯导系统简介 | 第14-16页 |
| ·计算机总线技术 | 第16-18页 |
| ·论文结构 | 第18-20页 |
| 第2章 采用 CPCI 总线技术的光纤捷联系统设计 | 第20-28页 |
| ·课题研究背景分析 | 第20-21页 |
| ·捷联系统硬件平台发展 | 第21-22页 |
| ·系统需求与设计方案 | 第22-27页 |
| ·硬件平台需求分析 | 第22-24页 |
| ·系统设计方案 | 第24-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 采用 CPCI 总线技术的光纤捷联系统硬件设计 | 第28-52页 |
| ·硬件方案设计 | 第28-29页 |
| ·系统工作原理分析 | 第29-33页 |
| ·数据总线 | 第30-31页 |
| ·控制总线 | 第31-32页 |
| ·地址总线 | 第32-33页 |
| ·ComapctPCI 协议接口设计 | 第33-37页 |
| ·PCI5656 特征 | 第33-34页 |
| ·PCI9656 本地总线电路设计 | 第34页 |
| ·CPCI 接口电路设计 | 第34-36页 |
| ·PCI9656 配置空间设计 | 第36-37页 |
| ·CompactPCI Hot Swap 控制器设计 | 第37-41页 |
| ·热插拔机理 | 第37-39页 |
| ·CompactPCI Hot Swap 电路实现 | 第39-41页 |
| ·FPGA 与外围电路的接口设计 | 第41-48页 |
| ·FPGA 时钟及电气要求 | 第41-43页 |
| ·FPGA 配置电路 | 第43页 |
| ·FPGA 及其外围电源设计 | 第43-44页 |
| ·E/O 及 O/E 转换模块设计 | 第44-46页 |
| ·数据采集接口 | 第46-47页 |
| ·UART 接口设计 | 第47-48页 |
| ·FPGA 与 SDRAM 接口电路的设计 | 第48-49页 |
| ·电磁兼容性设计 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第4章 采用 CPCI 总线技术的光纤捷联系统硬件功能实现 | 第52-71页 |
| ·系统功能整体设计 | 第52-55页 |
| ·功能设计总述 | 第52-54页 |
| ·功能设计方法 | 第54-55页 |
| ·部分模块功能实现 | 第55-60页 |
| ·FPGA 的设计流程 | 第55-56页 |
| ·SDRAM 控制 | 第56-57页 |
| ·串并转换 | 第57-58页 |
| ·锁相环倍频 | 第58-59页 |
| ·异步 FIFO 缓存 | 第59-60页 |
| ·光纤陀螺及加速度计信号采集 | 第60-63页 |
| ·光纤陀螺数据采集 | 第60-61页 |
| ·加速度计数据采集 | 第61-63页 |
| ·E/O 及 O/E 转换模块功能实现 | 第63-64页 |
| ·UART 接口功能实现 | 第64-66页 |
| ·PCI9656 本地接口时序设计 | 第66-69页 |
| ·导航应用程序流程 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第5章 系统配置及硬件测试 | 第71-81页 |
| ·硬件调试及问题分析 | 第71-73页 |
| ·硬件平台调试 | 第71-72页 |
| ·调试过程问题及解决方法 | 第72-73页 |
| ·系统配置 | 第73-77页 |
| ·FPGA 配置 | 第73-76页 |
| ·PCI9656 配置 | 第76-77页 |
| ·硬件测试 | 第77-80页 |
| ·本章小结 | 第80-81页 |
| 结论 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第85-86页 |
| 致谢 | 第86-87页 |
| 附件 A 硬件电路图 | 第87-91页 |
| 附件 B 电路板 PCB | 第91-92页 |
| 附件 C 电路板实物图 | 第92页 |
