| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 绪论 | 第11-15页 |
| ·Verilog HDL与FPGA的背景和优越性 | 第11页 |
| ·现场总线CAN的现状 | 第11-12页 |
| ·用FPGA实现CAN总线控制器的意义 | 第12-13页 |
| ·课题研究的内容与目标 | 第13-14页 |
| ·论文结构安排 | 第14-15页 |
| 2 CAN协议 | 第15-33页 |
| ·简介 | 第15-17页 |
| ·基本概念 | 第17-20页 |
| ·报文传输 | 第20-29页 |
| ·帧格式 | 第20页 |
| ·帧类型 | 第20-29页 |
| ·关于帧格式的一致性 | 第29页 |
| ·发送器/接收器的定义 | 第29页 |
| ·报文滤波 | 第29-30页 |
| ·报文校验 | 第30页 |
| ·编码 | 第30页 |
| ·错误检测 | 第30-31页 |
| ·小结 | 第31-33页 |
| 3 分析CAN控制器底层模块 | 第33-55页 |
| ·CAN控制器总体介绍 | 第33-34页 |
| ·CAN控制器的作用 | 第33页 |
| ·CAN控制器在系统中的位置 | 第33-34页 |
| ·CAN的局部控制模块 | 第34-37页 |
| ·接口管理逻辑 | 第35页 |
| ·发送缓冲器 | 第35-36页 |
| ·接收缓冲器 | 第36页 |
| ·验收滤波器 | 第36页 |
| ·位流处理器 | 第36页 |
| ·位时序逻辑 | 第36页 |
| ·错误管理逻辑 | 第36-37页 |
| ·CAN控制器内部的详细介绍 | 第37-49页 |
| ·CAN控制器的两种工作模式 | 第37页 |
| ·BasicCAN模式下的寄存器及其功能描述 | 第37-41页 |
| ·PeliCAN的寄存器及地址列表 | 第41-49页 |
| ·验收滤波器的结构和使用 | 第49-54页 |
| ·验收滤波器的定义 | 第49页 |
| ·单滤波模式 | 第49-51页 |
| ·双滤波模式 | 第51-54页 |
| ·小结 | 第54-55页 |
| 4 寄存器模块的设计和实现 | 第55-69页 |
| ·整体介绍用Verilog HDL实现CAN控制器 | 第55-56页 |
| ·寄存器模块设计的基础 | 第56-59页 |
| ·寄存器模块 | 第56页 |
| ·寄存器单元模块 | 第56-59页 |
| ·寄存器模块的实现 | 第59-63页 |
| ·寄存器模块的输入输出信号定义 | 第59-60页 |
| ·往寄存器写入数据 | 第60-61页 |
| ·从寄存器读出数据 | 第61-63页 |
| ·仿真 | 第63-67页 |
| ·寄存器模块框图 | 第63-64页 |
| ·写寄存器仿真结果 | 第64-66页 |
| ·读寄存器仿真结果 | 第66-67页 |
| ·小结 | 第67-69页 |
| 5 验收滤波器的设计和实现 | 第69-81页 |
| ·设计思想 | 第69-70页 |
| ·BasicCAN模式下的验收滤波 | 第70页 |
| ·PeliCAN模式下的验收滤波 | 第70-72页 |
| ·单滤波模式 | 第70-71页 |
| ·双滤波模式 | 第71-72页 |
| ·仿真 | 第72-79页 |
| ·BasicCAN模式下的仿真结果 | 第73-75页 |
| ·PeliCAN模式下的仿真结果 | 第75-79页 |
| ·小结 | 第79-81页 |
| 6 位流处理器的设计与实现 | 第81-99页 |
| ·信号定义 | 第81-84页 |
| ·接收帧模块设计 | 第84-88页 |
| ·接收帧状态图 | 第84-85页 |
| ·接收帧模块的仿真结果 | 第85-88页 |
| ·位填充模块设计 | 第88-90页 |
| ·位填充设计思想 | 第88-89页 |
| ·位填充模块的仿真波形 | 第89-90页 |
| ·CRC与RXFIFO模块 | 第90-93页 |
| ·RXFIFO设计思想 | 第90-91页 |
| ·RXFIFO关键代码 | 第91-92页 |
| ·CRC校验模块 | 第92-93页 |
| ·发送数据帧模块 | 第93-97页 |
| ·发送数据帧流程图 | 第93-94页 |
| ·定义发送值 | 第94-95页 |
| ·发送帧模块的仿真波形 | 第95-97页 |
| ·小结 | 第97-99页 |
| 7 结论 | 第99-101页 |
| 参考文献 | 第101-102页 |
| 作者简历 | 第102-104页 |
| 学位论文数据集 | 第104页 |