| 目录 | 第1-4页 |
| 图片目录 | 第4-6页 |
| 表格目录 | 第6-7页 |
| 摘要 | 第7-8页 |
| Abstract | 第8-9页 |
| 第1章 引言 | 第9-13页 |
| ·研究背景 | 第9-11页 |
| ·本文重点 | 第11-12页 |
| ·论文章节安排 | 第12-13页 |
| 第2章 SOPC硬件平台及设计流程 | 第13-24页 |
| ·SOPC芯片的应用需求 | 第13-15页 |
| ·SOPC硬件平台设计 | 第15-20页 |
| ·现有硬件平台 | 第15-18页 |
| ·FDP-SOPC芯片硬件构架 | 第18-19页 |
| ·FPGA IP核的选取 | 第19-20页 |
| ·FDP-SOPC芯片设计流程 | 第20-23页 |
| ·设计流程中处理的问题 | 第21页 |
| ·FDP-SOPC硬件设计流程 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 FDP-SOPC芯片ASIC部分设计 | 第24-37页 |
| ·业界常用CPU及相关总线 | 第24-28页 |
| ·ARM | 第24-25页 |
| ·MIPS | 第25-26页 |
| ·OpenRISC | 第26页 |
| ·PowerPC | 第26-27页 |
| ·CPU与总线选择 | 第27-28页 |
| ·FDP-SOPC芯片系统设计 | 第28-31页 |
| ·FDP-SOPC芯片系统架构 | 第28-29页 |
| ·FDP-SOPC芯片ASIC部分地址分配 | 第29-30页 |
| ·FDP-SOPC芯片ASIC部分时钟策略 | 第30页 |
| ·FDP-SOPC芯片ASIC部分复位策略 | 第30-31页 |
| ·FPGA IP核接口的设计 | 第31-35页 |
| ·FPGA IP核数据接口 | 第31-33页 |
| ·FPGA IP核配置接口 | 第33-34页 |
| ·基因算法加速器 | 第34-35页 |
| ·本章小结 | 第35-37页 |
| 第4章 FDP-SPC芯片ASIC部分验证与物理实现 | 第37-59页 |
| ·FDP-SOPC芯片ASIC部分验证 | 第37-50页 |
| ·ASIC部分验证策略 | 第37-39页 |
| ·IP核模块级的验证 | 第39-44页 |
| ·软硬件协同验证 | 第44-49页 |
| ·FPGA原型验证 | 第49-50页 |
| ·FDP-SOPC芯片ASIC部分物理实现 | 第50-58页 |
| ·FDP-SOPC芯片ASIC部分物理实现流程 | 第50-54页 |
| ·FPGA IP核硬核化 | 第54-57页 |
| ·FDP-SOPC芯片版图 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第5章 FDP-SOPC芯片ASIC部分的测试 | 第59-65页 |
| ·FDP-SOPC芯片测试验证平台 | 第59-60页 |
| ·FDP-SOPC芯片ASIC部分测试 | 第60-62页 |
| ·FPGA IP核接口测试 | 第60-62页 |
| ·FDP-SOPC芯片可进化应用测试 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 第6章 总结与展望 | 第65-67页 |
| ·论文总结 | 第65-66页 |
| ·论文展望 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71-72页 |