10-bit 50-MS/s低功耗流水线模数转换器设计
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 引言 | 第6-9页 |
| ·概述 | 第6-7页 |
| ·研究背景和本文目标 | 第7-8页 |
| ·主要工作与论文的组织结构 | 第8-9页 |
| 第二章 模拟数字转换器概述 | 第9-17页 |
| ·模数转换器定义 | 第9-10页 |
| ·模数转换器主要参数 | 第10-13页 |
| ·静态参数 | 第10-12页 |
| ·动态参数 | 第12-13页 |
| ·模数转换器的分类 | 第13-17页 |
| ·全并行模数转换器(Flash ADC) | 第13-14页 |
| ·两步式模数转换器(Two-step ADC) | 第14-15页 |
| ·逐次逼近型模数转换器(SAR ADC) | 第15-16页 |
| ·流水线模数转换器(Pipelined ADC) | 第16-17页 |
| 第三章 系统结构设计 | 第17-34页 |
| ·流水线模数转换器结构 | 第17-21页 |
| ·1.5位/级算法 | 第17-19页 |
| ·传统流水线模数转换器结构 | 第19-21页 |
| ·系统结构误差与优化 | 第21-28页 |
| ·热噪声 | 第21-22页 |
| ·子模数转换器(SADC)误差 | 第22-23页 |
| ·余量增益电路(MDAC)中运放误差 | 第23-26页 |
| ·余量增益电路(MDAC)中电容失配 | 第26-27页 |
| ·CMOS开关产生的电荷注入与时钟馈通 | 第27-28页 |
| ·低功耗设计技术 | 第28-32页 |
| ·省略前端采样保持技术 | 第28-30页 |
| ·运放共享技术 | 第30-31页 |
| ·可重构技术 | 第31页 |
| ·本设计系统结构 | 第31-32页 |
| ·流水级各级精度要求 | 第32-34页 |
| ·电容的取值与逐级减小 | 第32页 |
| ·各级运放设计指标 | 第32-34页 |
| 第四章 电路设计 | 第34-53页 |
| ·第1级共享级结构 | 第34-48页 |
| ·采样通路匹配 | 第34-36页 |
| ·栅压自举采样开关 | 第36-38页 |
| ·运放共享 | 第38-41页 |
| ·增益自举运放 | 第41-48页 |
| ·动态比较器电路 | 第48-49页 |
| ·子模数转换器 | 第49-50页 |
| ·双相非交叠时钟 | 第50-51页 |
| ·数字校正电路 | 第51-53页 |
| 第五章 电路仿真结果与版图实现 | 第53-65页 |
| ·输入前端共享级电路仿真 | 第53-59页 |
| ·整体模数转换器仿真 | 第59-61页 |
| ·输入前端电路版图设计 | 第61-63页 |
| ·整体模数转换器版图设计 | 第63-65页 |
| 第六章 芯片测试 | 第65-68页 |
| ·测试方案 | 第65页 |
| ·测试系统 | 第65-66页 |
| ·PCB设计 | 第66-67页 |
| ·结果分析 | 第67-68页 |
| 第七章 总结与展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
