超大规模集成电路的物理设计研究
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-11页 |
| 第1章 绪论 | 第11-17页 |
| ·集成电路产业的发展 | 第11-14页 |
| ·我国微处理器发展现状 | 第14-16页 |
| ·论文的主要内容和组织结构 | 第16-17页 |
| 第2章 深亚微米工艺下的IC设计 | 第17-28页 |
| ·深亚微米下IC设计面临的挑战 | 第17-22页 |
| ·互连延迟的增加 | 第17-19页 |
| ·串扰效应 | 第19-20页 |
| ·电压降 | 第20-21页 |
| ·电迁移 | 第21-22页 |
| ·天线效应 | 第22页 |
| ·解决深亚微米下各种问题的可行性方案 | 第22-27页 |
| ·互连延迟的优化措施 | 第23-24页 |
| ·串扰的主要抑制措施 | 第24-25页 |
| ·电压降的解决措施 | 第25-26页 |
| ·电迁移的解决措施 | 第26-27页 |
| ·天线效应的抑制方案 | 第27页 |
| ·本章小结 | 第27-28页 |
| 第3章 VLSI物理设计流程 | 第28-40页 |
| ·传统的集成电路设计流程 | 第28-33页 |
| ·标准单元设计 | 第29-31页 |
| ·全定制设计 | 第31-32页 |
| ·标准单元与全定制设计的比较 | 第32-33页 |
| ·全定制CPU物理设计流程 | 第33-39页 |
| ·数据通道的全定制设计 | 第35-38页 |
| ·控制部分的标准单元设计 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 全定制物理设计研究实例 | 第40-70页 |
| ·ALU概述 | 第40页 |
| ·加法器概述 | 第40-49页 |
| ·经典加法器算法分析 | 第41-47页 |
| ·加法器算法总结 | 第47-49页 |
| ·全定制加法器的优化设计 | 第49-64页 |
| ·加法器的算法设计 | 第49-52页 |
| ·全定制加法器的电路设计 | 第52-56页 |
| ·加法器的全定制版图设计 | 第56-61页 |
| ·电路结构与电路参数的调整 | 第61页 |
| ·版图验证 | 第61-63页 |
| ·加法器小结 | 第63-64页 |
| ·ALU中其他模块的设计 | 第64-68页 |
| ·移位器的设计 | 第64-67页 |
| ·前导0/1计数器 | 第67-68页 |
| ·逻辑运算单元设计 | 第68页 |
| ·本章小结 | 第68-70页 |
| 第5章 基于标准单元的物理设计研究 | 第70-91页 |
| ·基于标准单元的物理设计流程研究 | 第70-87页 |
| ·布图规划 | 第71-73页 |
| ·顶布局布线 | 第73-75页 |
| ·布局 | 第75-77页 |
| ·时钟树综合 | 第77-81页 |
| ·布线 | 第81-84页 |
| ·设计验证 | 第84-87页 |
| ·信号完整性问题的解决措施 | 第87-89页 |
| ·串扰的修复 | 第87-89页 |
| ·功耗和IR-Drop分析 | 第89页 |
| ·天线效应的消除 | 第89页 |
| ·本章小结 | 第89-91页 |
| 第6章 总结与展望 | 第91-93页 |
| 致谢 | 第93-94页 |
| 参考文献 | 第94-97页 |
| 个人简历 在读期间发表的学术论文与研究成果 | 第97页 |
