异步乘法器关键技术研究与实现
| 图目录 | 第1-9页 |
| 表目录 | 第9-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-18页 |
| §1．1 立题背景及意义 | 第13-16页 |
| 1．1．1 异步集成电路设计动机 | 第13-14页 |
| 1．1．2 乘法器的应用背景 | 第14-15页 |
| 1．1．3 异步乘法器的研究现状 | 第15-16页 |
| §1．2 课题所做工作 | 第16-17页 |
| 1．2．1 研究主要内容 | 第16页 |
| 1．2．2 创新点 | 第16-17页 |
| §1．3 文章结构 | 第17-18页 |
| 第二章 异步集成电路设计背景 | 第18-31页 |
| §2．1 时钟与握手 | 第18-19页 |
| §2．2 异步集成电路分类 | 第19-22页 |
| 2．2．1 有限延迟电路 | 第20页 |
| 2．2．2 速度无关电路 | 第20-21页 |
| 2．2．3 延迟无关电路 | 第21-22页 |
| 2．2．4 准延迟无关电路 | 第22页 |
| §2．3 握手协议 | 第22-24页 |
| 2．3．1 数据打包协议 | 第22-23页 |
| 2．3．2 双轨编码协议 | 第23-24页 |
| §2．4 C单元 | 第24-25页 |
| §2．5 异步流水线结构 | 第25-28页 |
| 2．5．1 四段数据打包流水线 | 第25-26页 |
| 2．5．2 两段数据打包流水线(微流水结构) | 第26-27页 |
| 2．5．3 四段双轨编码流水线 | 第27-28页 |
| §2．6 延迟控制 | 第28-31页 |
| 2．6．1 匹配延迟 | 第28-29页 |
| 2．6．2 完成检测 | 第29-31页 |
| 第三章 基于宏单元的异步集成电路设计方法学 | 第31-45页 |
| §3．1 传统设计方法学 | 第31-38页 |
| 3．1．1 全定制设计方法 | 第33-34页 |
| 3．1．2 半定制设计方法 | 第34-37页 |
| 3．1．3 传统异步集成电路设计方法学 | 第37-38页 |
| §3．2 基于宏单元的异步电路设计方法 | 第38-45页 |
| 3．2．1 基于宏单元的异步集成电路设计流程 | 第39-43页 |
| 3．2．2 EDA工具 | 第43-45页 |
| 第四章 异步乘法器关键技术与系统结构 | 第45-58页 |
| §4．1 8位Booth译码乘法算法描述 | 第45-48页 |
| §4．2 异步握手协议的比较与改进 | 第48-52页 |
| 4．2．1 异步握手协议的比较 | 第48-51页 |
| 4．2．2 冗余四段握手协议(RFLC) | 第51-52页 |
| §4．3 异步乘法器系统结构 | 第52-54页 |
| §4．4 异步乘法器功能模块 | 第54-58页 |
| 4．4．1 数据通路模块 | 第54-55页 |
| 4．4．2 异步控制通路模块 | 第55-56页 |
| 4．4．3 接口模块 | 第56-58页 |
| 第五章 实现、测评与性能评价 | 第58-75页 |
| §5．1 实现流程 | 第58-59页 |
| §5．2 数据通路关键单元的全定制实现 | 第59-67页 |
| 5．2．1 4-2压缩单元的全定制 | 第60-62页 |
| 5．2．2 全加器的全定制 | 第62-67页 |
| §5．3 异步控制通路的全定制实现 | 第67-72页 |
| 5．3．1 控制单元的全定制 | 第67-69页 |
| 5．3．2 延迟单元的实现 | 第69-72页 |
| §5．4 版图实现 | 第72-73页 |
| §5．5 性能测评 | 第73-75页 |
| 第六章 结束语 | 第75-76页 |
| §6．1 完成的工作 | 第75页 |
| §6．2 进一步的工作 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 附录：攻读硕士期间发表的论文 | 第80页 |
