第一章 绪论 | 第1-12页 |
1.1 课题研究的背景及意义 | 第9-10页 |
1.1.1 印票机的简介 | 第9-10页 |
1.1.2 课题的研究背景及意义 | 第10页 |
1.2 课题研究的主要内容 | 第10-11页 |
1.3 论文的内容安排 | 第11-12页 |
第二章 印票机自动纠偏系统的方案设计 | 第12-24页 |
2.1 自动纠偏系统的介绍 | 第12-21页 |
2.1.1 偏差信号的获取方法 | 第12-16页 |
2.1.2 预对版原理及算法 | 第16-18页 |
2.1.3 套准系统的控制 | 第18页 |
2.1.4 系统控制方法的选择 | 第18-21页 |
2.2 系统的方案设计 | 第21-22页 |
2.2.1 自动纠偏系统的总体结构 | 第21页 |
2.2.2 系统子模块分析 | 第21-22页 |
2.3 本章小结 | 第22-24页 |
第三章 网络协议的实现 | 第24-45页 |
3.1 TCP/IP协议介绍 | 第24-25页 |
3.1.1 TCP/IP协议族模型 | 第24-25页 |
3.1.2 TCP/IP协议族的简化 | 第25页 |
3.2 智能控制单元中TCP/IP协议族的设计和实现 | 第25-40页 |
3.2.1 以太网协议及实现 | 第25-26页 |
3.2.2 ARP协议及实现 | 第26-29页 |
3.2.3 IP协议及实现 | 第29-30页 |
3.2.4 ICMP协议及实现 | 第30-32页 |
3.2.5 UDP协议及实现 | 第32-33页 |
3.2.6 TCP协议及实现 | 第33-37页 |
3.2.6.1 TCP协议的简化机制 | 第34-36页 |
3.2.6.2 TCP协议程序流程 | 第36-37页 |
3.2.7 HTTP协议的实现 | 第37-40页 |
3.2.7.1 HTTP消息结构分析 | 第37-39页 |
3.2.7.2 网页浏览的实现 | 第39-40页 |
3.3 TCP/IP协议栈的测试 | 第40-44页 |
3.3.1 测试模型制定 | 第40-41页 |
3.3.2 测试过程分析 | 第41-44页 |
3.4 本章小结 | 第44-45页 |
第四章 自动纠偏系统设计 | 第45-61页 |
4.1 系统总体设计 | 第45-47页 |
4.1.1 系统功能分析 | 第45-46页 |
4.1.2 硬件系统的总体设计 | 第46-47页 |
4.2 控制中心及其辅助电路模块 | 第47-49页 |
4.2.1 高性能的处理器C8051F020 | 第47-48页 |
4.2.2 C8051F020辅助电路模块 | 第48-49页 |
4.3 网络接口模块 | 第49-55页 |
4.3.1 以太网控制器RTL8019AS | 第49-50页 |
4.3.2 网络接口电路的设计 | 第50-51页 |
4.3.3 网络接口的控制 | 第51-52页 |
4.3.4 以太网收发数据帧控制 | 第52-55页 |
4.4 其它功能电路模块 | 第55-56页 |
4.5 智能控制单元的抗干扰设计 | 第56-60页 |
4.5.1 电磁干扰的基本概念 | 第56-57页 |
4.5.2 本系统中的电磁干扰问题 | 第57页 |
4.5.3 智能控制单元硬件上的抗干扰设计 | 第57-60页 |
4.5.3.1 PCB的可靠性设计 | 第57-59页 |
4.5.3.2 电源干扰的抑制 | 第59-60页 |
4.5.4 软件的抗干扰设计 | 第60页 |
4.6 本章小结 | 第60-61页 |
第五章 软件系统的实现 | 第61-73页 |
5.1 纠偏软件系统方案设计 | 第61-62页 |
5.1.1 软件系统功能分析 | 第61页 |
5.1.2 软件系统总体设计 | 第61-62页 |
5.2 数据通信的设计与实现 | 第62-63页 |
5.2.1 两次握手通信协议设计 | 第62-63页 |
5.2.2 两次握手通信协议的优点 | 第63页 |
5.3 智能控制单元的软件设计 | 第63-65页 |
5.3.1 下位机软件的功能分析 | 第63-64页 |
5.3.2 下位机软件的总体设计 | 第64页 |
5.3.3 下位机程序运行流程 | 第64-65页 |
5.4 上位机软件的设计与实现 | 第65-71页 |
5.4.1 上位机软件的功能分析 | 第66页 |
5.4.2 基于消息响应机制的软件设计 | 第66-69页 |
5.4.2.1 控制算法的实现 | 第66-67页 |
5.4.2.2 软件结构设计 | 第67-68页 |
5.4.2.3 软件模块描述 | 第68-69页 |
5.4.3 人机交互界面 | 第69-71页 |
5.5 系统的模拟调试 | 第71-72页 |
5.6 本章小结 | 第72-73页 |
第六章 结论与展望 | 第73-74页 |
参考文献 | 第74-76页 |
附录一: CPU模块电路原理图 | 第76-77页 |
附录二: 数据采集模块电路原理图 | 第77-78页 |
附录三: 网络接口模块电路原理图 | 第78-79页 |
附录四: 智能单元硬件实物图 | 第79-80页 |
致谢 | 第80页 |