| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-10页 |
| 第1章 绪论 | 第10-14页 |
| ·课题背景 | 第10页 |
| ·Reed-Solomon 码概述 | 第10-11页 |
| ·设计的提出及目标 | 第11-12页 |
| ·设计实现与研究的主要难点 | 第12-14页 |
| 第2章 技术路线、研究方法和研究内容 | 第14-18页 |
| ·RS(255,223)译码算法的研究 | 第14页 |
| ·可编程逻辑器件的研究 | 第14-15页 |
| ·高速信号完整性(SI)及其仿真技术研究 | 第15-17页 |
| ·EDA 开发软件的选择 | 第17-18页 |
| 第3章 RS(255,223)码译码原理及高速信号完整性理论分析 | 第18-31页 |
| ·理论基础 | 第18-23页 |
| ·域元素的构造 | 第18页 |
| ·RS 编码算法 | 第18-20页 |
| ·RS(255,223)译码算法 | 第20-21页 |
| ·基于复数基变换域的译码算法 | 第21-23页 |
| ·高速信号完整性(SI)理论分析 | 第23-31页 |
| ·SI 的定义 | 第23-25页 |
| ·反射 | 第25-27页 |
| ·串绕 | 第27-29页 |
| ·地弹 | 第29-31页 |
| 第4章 系统分析与设计方案 | 第31-41页 |
| ·系统分析及方案确定 | 第31-41页 |
| ·据预处理模块 | 第32-34页 |
| ·译码模块 | 第34-39页 |
| ·数据后处理模块 | 第39-41页 |
| 第5章 系统软硬件实现 | 第41-51页 |
| ·系统结构 | 第41页 |
| ·信号预处理 | 第41-42页 |
| ·FPGA 译码及逻辑控制电路 | 第42页 |
| ·PCI9054 总线控制器 | 第42-44页 |
| ·FIFO 以及其它电路 | 第44-47页 |
| ·FIFO 存储器电路 | 第44-45页 |
| ·其它外围电路 | 第45-47页 |
| ·系统软件设计 | 第47-51页 |
| ·系统初始化 | 第48页 |
| ·传输设置 | 第48页 |
| ·中断设置 | 第48-49页 |
| ·缓冲队列维护 | 第49页 |
| ·数据传输 | 第49页 |
| ·数据存储 | 第49-51页 |
| 第6章 系统调试与试验结果 | 第51-60页 |
| ·RS(255,223)译码算法的验证 | 第51-55页 |
| ·错误码字设计 | 第51-54页 |
| ·连续考机试验 | 第54-55页 |
| ·测试结果 | 第55-57页 |
| ·线路板级及应用软件调试 | 第57-60页 |
| ·线路板级调试 | 第57-58页 |
| ·软件调试 | 第58-60页 |
| 第7章 总结与展望 | 第60-62页 |
| ·工作总结 | 第60页 |
| ·课题中的创新研究 | 第60页 |
| ·课题的展望 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 附录 | 第64-75页 |
| 致谢 | 第75-76页 |
| 个人简历 | 第76页 |
| 硕士期间发表的论文 | 第76页 |