针对多核处理器L2-Cache的加速收敛的功能与时序验证
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题研究背景及意义 | 第12-14页 |
| ·课题研究内容 | 第14页 |
| ·本文的组织结构 | 第14-16页 |
| 第二章 L2-Cache的体系结构 | 第16-23页 |
| ·L2-Cache背景知识介绍 | 第16-17页 |
| ·Cache原理 | 第16页 |
| ·Cache一致性协议 | 第16-17页 |
| ·L2-Cache的总体结构介绍 | 第17-22页 |
| ·L2-Cache概览 | 第17-19页 |
| ·L2 Data | 第19页 |
| ·L2 Tag | 第19-20页 |
| ·L2 State | 第20页 |
| ·Input Queue | 第20页 |
| ·Output Queue | 第20页 |
| ·L2-Cache Directory | 第20-21页 |
| ·Fill Buffer | 第21页 |
| ·Writeback Buffer | 第21页 |
| ·Miss Buffer | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 基于仿真的验证 | 第23-49页 |
| ·验证计划制定 | 第23-27页 |
| ·系统的验证计划 | 第23-25页 |
| ·单机验证 | 第25页 |
| ·双机单体验证 | 第25-26页 |
| ·双机双体验证 | 第26-27页 |
| ·验证平台各个功能模型搭建 | 第27-38页 |
| ·基于事务级别的验证平台 | 第27-28页 |
| ·嵌入式监视器 | 第28-30页 |
| ·高效测试激励生成 | 第30-33页 |
| ·自动检查的记分板 | 第33-35页 |
| ·处理器核的总线功能模型 | 第35-37页 |
| ·驱动器(driver) | 第37-38页 |
| ·各层次验证结构 | 第38-43页 |
| ·单机系统的访存验证结构 | 第38-39页 |
| ·双机单体的访存验证结构 | 第39-40页 |
| ·双bank双机验证结构 | 第40-41页 |
| ·验证系统的详细结构 | 第41-43页 |
| ·验证流程 | 第43-44页 |
| ·验证结果评估 | 第44-48页 |
| ·验证过程中发现的bug | 第44-45页 |
| ·代码覆盖率覆盖率报告 | 第45-47页 |
| ·覆盖率统计方案 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 基于断言的验证 | 第49-58页 |
| ·断言技术 | 第49-52页 |
| ·SystemVerilog断言介绍 | 第49-50页 |
| ·SVA分类 | 第50-52页 |
| ·断言建立过程 | 第52-53页 |
| ·断言在验证平台的应用举例 | 第53-54页 |
| ·断言监视器总结和结果分析 | 第54-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 静态时序验证 | 第58-68页 |
| ·静态时序分析的基本原理 | 第58-60页 |
| ·不同工作条件下的静态时序验证 | 第60-61页 |
| ·静态时序验证流程 | 第61-62页 |
| ·分析环境设置 | 第62页 |
| ·时钟的约束 | 第62-63页 |
| ·时序例外处理 | 第63-64页 |
| ·禁止时序弧 | 第63-64页 |
| ·设置虚假路径 | 第64页 |
| ·设置多周期路径 | 第64页 |
| ·出现的问题和结果分析 | 第64-66页 |
| ·本章小结 | 第66-68页 |
| 第六章 总结与展望 | 第68-70页 |
| ·全文工作总结 | 第68页 |
| ·工作展望 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 作者在学期间取得的学术成果 | 第73页 |
