基于超深亚微米工艺的嵌入式SoC低功耗设计与优化
| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文主要研究内容与架构 | 第12-14页 |
| 第二章 低功耗设计及时序分析 | 第14-25页 |
| 2.1 功耗模型 | 第14-16页 |
| 2.2 低功耗设计方法 | 第16-21页 |
| 2.2.1 门控时钟技术 | 第17-18页 |
| 2.2.2 多电源电压技术 | 第18-21页 |
| 2.2.3 多阈值CMOS技术 | 第21页 |
| 2.3 静态时序分析技术 | 第21-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 多阈值电压分配算法研究 | 第25-39页 |
| 3.1 传统的多阈值电压分配算法 | 第25-29页 |
| 3.1.1 相关算法分析 | 第25-26页 |
| 3.1.2 电路模型与分析 | 第26-29页 |
| 3.2 基于层次化处理与分簇约束的方法 | 第29-31页 |
| 3.3 基于关键路径数的方法 | 第31-33页 |
| 3.4 实验与分析 | 第33-38页 |
| 3.4.1 实验过程 | 第33-35页 |
| 3.4.2 结果分析 | 第35-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 USB设备控制器的功耗管理设计 | 第39-46页 |
| 4.1 系统应用分析 | 第39-40页 |
| 4.2 功耗管理设计 | 第40-43页 |
| 4.2.1 系统策略 | 第40-41页 |
| 4.2.2 结构映射 | 第41-42页 |
| 4.2.3 挂起与唤醒机制 | 第42-43页 |
| 4.3 测试结果 | 第43-45页 |
| 4.4 本章小结 | 第45-46页 |
| 第五章 传感网SoC芯片的功耗管理设计 | 第46-64页 |
| 5.1 应用分析与功耗管理设计 | 第46-48页 |
| 5.1.1 应用分析 | 第46-47页 |
| 5.1.2 功耗管理设计 | 第47-48页 |
| 5.2 功耗意图设计 | 第48-50页 |
| 5.3 功耗管理单元设计 | 第50-56页 |
| 5.3.1 总线接口设计 | 第51-53页 |
| 5.3.2 状态控制引擎设计 | 第53-55页 |
| 5.3.3 唤醒控制设计 | 第55-56页 |
| 5.4 设计验证 | 第56-63页 |
| 5.4.1 验证环境 | 第56-59页 |
| 5.4.2 仿真结果 | 第59-63页 |
| 5.5 本章小结 | 第63-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 总结 | 第64页 |
| 6.2 展望 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录:作者在攻读硕士学位期间取得的成果 | 第70页 |
