| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 集成电路产业发展机遇 | 第8页 |
| 1.2 射频识别技术简介 | 第8-10页 |
| 1.3 射频识别技术发展及所面临的挑战 | 第10-12页 |
| 1.4 本论文结构安排 | 第12-13页 |
| 第二章 双向RSSI定位检测有源标签的数字电路基础 | 第13-27页 |
| 2.1 ISO/IEC 18000-4 协议简介 | 第13-20页 |
| 2.1.1 标签工作原理 | 第13-14页 |
| 2.1.2 标签的逻辑通道 | 第14-15页 |
| 2.1.3 标签的物理通道 | 第15-18页 |
| 2.1.4 前向链路数据的编码和调制 | 第18-19页 |
| 2.1.5 反向链路数据的编码和调制 | 第19-20页 |
| 2.2 双向RSSI定位理论检测分析 | 第20-22页 |
| 2.3 标签基带电路前端介绍 | 第22-24页 |
| 2.4 基带电路的低功耗设计方案 | 第24-27页 |
| 2.4.1 电路设计的时钟规划 | 第25页 |
| 2.4.2 门控时钟 | 第25页 |
| 2.4.3 状态的优化编码 | 第25-27页 |
| 第三章 标签数字电路的后端设计 | 第27-54页 |
| 3.1 数据准备 | 第27-32页 |
| 3.2 布图布局 | 第32-38页 |
| 3.2.1 全局规划 | 第32-34页 |
| 3.2.2 电源规划 | 第34-36页 |
| 3.2.3 IP和Macro宏模块布局规划 | 第36页 |
| 3.2.4 标准单元布局 | 第36-38页 |
| 3.3 时钟树综合设计 | 第38-44页 |
| 3.3.1 时钟数基本原理 | 第38-39页 |
| 3.3.2 时钟偏移对高速电路的影响 | 第39-40页 |
| 3.3.3 时钟数基本规划 | 第40-41页 |
| 3.3.4 时钟数综合 | 第41-42页 |
| 3.3.5 时钟数优化 | 第42-44页 |
| 3.4 布线（Routing） | 第44-48页 |
| 3.4.1 Zroute模式设置 | 第45页 |
| 3.4.2 时钟线 | 第45-46页 |
| 3.4.3 信号线 | 第46-48页 |
| 3.5 可制造性设计（DFM） | 第48-52页 |
| 3.5.1 修正天线效应 | 第48-50页 |
| 3.5.2 标准单元间插入填充单元 | 第50-51页 |
| 3.5.3 增加连线金属密度 | 第51页 |
| 3.5.4 增加通孔冗余数量 | 第51-52页 |
| 3.6 寄生参数抽取 | 第52页 |
| 3.7 导出网表和GDSII文件 | 第52-54页 |
| 第四章 标签数字芯片的验证与仿真 | 第54-61页 |
| 4.1 静态时序分析 | 第54-55页 |
| 4.2 形式验证 | 第55-56页 |
| 4.3 版图物理验证 | 第56-58页 |
| 4.4 功耗分析 | 第58页 |
| 4.5 FPGA验证 | 第58-59页 |
| 4.6 后仿真 | 第59-60页 |
| 4.7 本章小结 | 第60-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 发表论文和参加科研情况说明 | 第67-68页 |
| 致谢 | 第68-69页 |