| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 研究背景和意义 | 第8-9页 |
| 1.2 国内外发展概况 | 第9-11页 |
| 1.2.1 高速 ADC 国内外发展概况 | 第9-10页 |
| 1.2.2 衬底耦合噪声国内外发展概况 | 第10-11页 |
| 1.3 本文研究内容 | 第11-12页 |
| 第2章 FLASHADC 工作原理及衬底耦合噪声原理介绍 | 第12-22页 |
| 2.1 Flash ADC 基本结构及工作原理 | 第12页 |
| 2.2 容性插值结构及基本原理 | 第12-17页 |
| 2.2.1 流水放大器工作原理 | 第13-15页 |
| 2.2.2 电容插值原理 | 第15-17页 |
| 2.3 衬底耦合噪声原理 | 第17-21页 |
| 2.3.1 衬底耦合噪声注入 | 第18-19页 |
| 2.3.2 衬底耦合噪声传播 | 第19-20页 |
| 2.3.3 衬底耦合噪声的感应机制 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第3章 多通道 FLASHADC 的电路实现 | 第22-40页 |
| 3.1 通道电路设计 | 第22-28页 |
| 3.1.1 采样保持电路设计 | 第23-26页 |
| 3.1.2 选通开关设计 | 第26-27页 |
| 3.1.3 缓冲器设计 | 第27-28页 |
| 3.2 放大插值比较电路 | 第28-30页 |
| 3.2.1 反相放大器设计 | 第29-30页 |
| 3.2.2 锁存比较器设计 | 第30页 |
| 3.3 时钟产生电路 | 第30-34页 |
| 3.3.1 通道时序 | 第31-33页 |
| 3.3.2 两相不交叠时钟 | 第33-34页 |
| 3.4 偏置及参考电压产生电路 | 第34-37页 |
| 3.4.1 缓冲电路 | 第34-35页 |
| 3.4.2 自偏置电路 | 第35-37页 |
| 3.5 编码电路 | 第37页 |
| 3.6 整体电路仿真 | 第37-38页 |
| 3.7 整体电路版图绘制 | 第38-39页 |
| 3.8 本章小结 | 第39-40页 |
| 第4章 衬底耦合噪声建模及仿真分析 | 第40-50页 |
| 4.1 衬底模型的建立 | 第40-43页 |
| 4.1.1 网格法建模原理 | 第40-42页 |
| 4.1.2 网格法建模简化 | 第42-43页 |
| 4.2 N 阱模型建立 | 第43-44页 |
| 4.3 电源线/地线建模 | 第44-46页 |
| 4.4 衬底模型应用 | 第46-49页 |
| 4.5 本章小结 | 第49-50页 |
| 结论 | 第50-51页 |
| 参考文献 | 第51-55页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第55-57页 |
| 致谢 | 第57页 |