| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 课题的背景和意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-16页 |
| 1.3 本文的研究工作和创新之处 | 第16-17页 |
| 1.4 本文的组织结构及章节安排 | 第17-19页 |
| 第二章 卷积神经网络 | 第19-37页 |
| 2.1 人工神经网络的发展 | 第19-24页 |
| 2.1.1 感知机 | 第20-21页 |
| 2.1.2 带反向传播的神经网络 | 第21-23页 |
| 2.1.3 深度卷积神经网络 | 第23-24页 |
| 2.2 卷积神经网络的基本结构单元 | 第24-30页 |
| 2.2.1 卷积层 | 第25-26页 |
| 2.2.2 Pooling层 | 第26-27页 |
| 2.2.3 全连接层 | 第27-28页 |
| 2.2.4 非线性响应单元 | 第28-29页 |
| 2.2.5 Loss层 | 第29-30页 |
| 2.3 人工神经网络主流框架平台分析 | 第30-33页 |
| 2.3.1 Theano张量运算框架 | 第30-31页 |
| 2.3.2 TensorFlow框架 | 第31页 |
| 2.3.3 Caffe框架 | 第31-33页 |
| 2.4 卷积神经网络在工业界的应用实例及成本开销分析 | 第33-35页 |
| 2.4.1 不同结构的卷积神经网络的时耗分析 | 第33-34页 |
| 2.4.2 卷积神经网络的各层时耗分析——以KmNet为例 | 第34-35页 |
| 2.4.3 卷积神经网络在工业界的具体应用实例分析 | 第35页 |
| 2.5 本章小结 | 第35-37页 |
| 第三章 卷积神经网络前向加速算法 | 第37-53页 |
| 3.1 卷积神经网络运行的相关软硬件环境 | 第37-40页 |
| 3.1.1 基础线性代数子程序库(Basic Linear Algebra Subprograms) | 第37-38页 |
| 3.1.2 SSE与AVX英特尔CPU指令集 | 第38-39页 |
| 3.1.3 CPU的三级缓存机制 | 第39页 |
| 3.1.4 CUDA | 第39-40页 |
| 3.2 一些人工神经网络前向传播的软件加速算法 | 第40-45页 |
| 3.2.1 基于参数量化的卷积神经网络加速算法 | 第41-42页 |
| 3.2.2 基于张量分解的卷积神经网络加速算法 | 第42-43页 |
| 3.2.3 其他类型的卷积神经网络加速算法 | 第43-45页 |
| 3.3 一种基于缩减图像尺度与参数通道空间冗余的前向加速算法 | 第45-48页 |
| 3.4 一种针对特定移窗步长的Max-Pooling层与Im2col操作的前向加速及相关优化 | 第48-49页 |
| 3.5 实验结果 | 第49-52页 |
| 3.6 实验总结 | 第52-53页 |
| 第四章 卷积神经网络加速策略研究 | 第53-61页 |
| 4.1 加速算法的叠加性能研究 | 第53-55页 |
| 4.1.1 有损加速与无损加速 | 第53-54页 |
| 4.1.2 有损加速与无损加速算法的叠加研究 | 第54-55页 |
| 4.1.3 有损加速算法之间的叠加性研究 | 第55页 |
| 4.2 一种基于Dark Knowledge Distill的卷积神经网络任务性能损失恢复算法 | 第55-57页 |
| 4.3 一种可行的加速算法复合叠加策略 | 第57页 |
| 4.4 实验结果 | 第57-59页 |
| 4.5 实验总结 | 第59-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 攻读硕士学位期间发表论文情况 | 第65-66页 |
| 致谢 | 第66页 |
