| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 课题背景及意义 | 第7-8页 |
| 1.2 国内外研究现状及发展前景 | 第8-10页 |
| 1.3 论文的框架及内容安排 | 第10-11页 |
| 2 PCI Express 总线及其接口的实现 | 第11-31页 |
| 2.1 PCI Express 总线的简介 | 第11-12页 |
| 2.2 PCI Express 总线的特点 | 第12-13页 |
| 2.3 PCI Express 总线系统结构 | 第13-16页 |
| 2.3.1 PCI Express 总线的拓扑结构 | 第13-14页 |
| 2.3.2 PCI Express 总线的分层结构 | 第14-16页 |
| 2.4 PCI Express 总线协议规范 | 第16-22页 |
| 2.4.1 PCI Express 总线数据事务协议 | 第16页 |
| 2.4.2 PCI Express 总线各层数据包结构 | 第16-20页 |
| 2.4.3 PCI Express 总线 Ack/Nak 链路传输协议 | 第20-22页 |
| 2.4.4 PCI Express 总线仲裁与 QoS | 第22页 |
| 2.5 PCI Express 总线接口的实现 | 第22-25页 |
| 2.6 专用接口芯片 PEX8311 简介 | 第25-28页 |
| 2.6.1 PEX8311 接口设计介绍 | 第26-27页 |
| 2.6.2 PEX8311 寄存器配置 | 第27-28页 |
| 2.7 数据采集系统主要性能指标 | 第28-31页 |
| 3 高速数据采集系统的设计方案 | 第31-53页 |
| 3.1 高速数据采集系统的系统架构 | 第31-32页 |
| 3.2 高速数据采集卡的设计 | 第32-42页 |
| 3.2.1 数据采集模块设计 | 第33-36页 |
| 3.2.2 PCI Express 接口模块设计 | 第36页 |
| 3.2.3 本地总线端接口电路设计 | 第36-37页 |
| 3.2.4 PCI Express 总线端接口电路设计 | 第37-38页 |
| 3.2.5 配置 EEPROM 电路设计 | 第38-42页 |
| 3.3 FPGA 中心逻辑单元设计 | 第42-48页 |
| 3.3.1 FPGA 内部数据整合模块的设计 | 第42-43页 |
| 3.3.2 FPGA 内部数据传输模块的设计 | 第43-45页 |
| 3.3.3 FPGA 内部滤波模块的设计 | 第45-47页 |
| 3.3.4 FPGA 内部整体配合关系 | 第47-48页 |
| 3.4 系统外围电路的设计电路设计 | 第48-50页 |
| 3.5 PCI Express 高速采集卡的 PCB 设计 | 第50-51页 |
| 3.6 小结 | 第51-53页 |
| 4 系统软件设计 | 第53-65页 |
| 4.1 设备驱动程序的设计 | 第53-60页 |
| 4.1.1 WDM 驱动程序 | 第53-55页 |
| 4.1.2 驱动程序的设计与实现 | 第55-60页 |
| 4.2 系统应用程序的设计 | 第60-63页 |
| 4.2.1 应用程序与驱动程序之间的通信 | 第60-61页 |
| 4.2.2 应用程序设计结构及流程 | 第61-63页 |
| 4.3 小结 | 第63-65页 |
| 5 系统仿真与测试验证 | 第65-71页 |
| 5.1 数据采集卡测试平台 | 第65-66页 |
| 5.2 系统传输测试 | 第66-70页 |
| 5.3 系统性能测试与分析 | 第70-71页 |
| 6 总结与展望 | 第71-73页 |
| 6.1 工作总结 | 第71页 |
| 6.2 课题中的创新研究 | 第71-72页 |
| 6.3 课题的展望 | 第72-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 附录 | 第79-84页 |
| A 串行 EEPROM 数据 | 第79-80页 |
| B 长加载/超长加载模式寄存器 | 第80-82页 |
| C 电路原理图 | 第82-83页 |
| D 数据采集卡的整体布线图 | 第83-84页 |
| E 基于 PCI Express 总线的高速数据采集卡正常工作实物图 | 第84页 |
