| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题背景及意义 | 第9-10页 |
| 1.2 现代无线通信系统的构成 | 第10-11页 |
| 1.3 频率综合器的发展趋势 | 第11-13页 |
| 1.3.1 频率综合器的研究现状 | 第11-12页 |
| 1.3.2 自动频率校准器研究现状 | 第12-13页 |
| 1.4 研究内容与设计指标 | 第13-14页 |
| 1.5 论文组织结构 | 第14-15页 |
| 第2章 频率综合器结构与环路研究 | 第15-23页 |
| 2.1 频率综合器的分类 | 第15-17页 |
| 2.1.1 直接数字频率综合器 | 第15-16页 |
| 2.1.2 锁相环频率综合器 | 第16-17页 |
| 2.1.3 本设计频率综合器结构的确立 | 第17页 |
| 2.2 锁相环频率综合器的指标 | 第17-20页 |
| 2.2.1 锁定频率范围、频率分辨率、锁定时间 | 第17-18页 |
| 2.2.2 相位噪声和抖动介绍及分析 | 第18-20页 |
| 2.3 频率综合器结构确定 | 第20-21页 |
| 2.4 本章小结 | 第21-23页 |
| 第3章 锁相环频率综合器环路参数设计 | 第23-35页 |
| 3.1 电荷泵锁相环频率综合器的线性化模型 | 第23-28页 |
| 3.1.1 鉴频鉴相器与电荷泵线性模型 | 第23-24页 |
| 3.1.2 环路滤波器线性模型 | 第24-26页 |
| 3.1.3 压控振荡器线性模型 | 第26-27页 |
| 3.1.4 分频器线性模型 | 第27页 |
| 3.1.5 四阶锁相环路线性模型 | 第27-28页 |
| 3.2 电荷泵锁相环频率综合器的噪声模型 | 第28-30页 |
| 3.3 环路参数的设计 | 第30-34页 |
| 3.3.1 锁相环环路带宽设计 | 第30-31页 |
| 3.3.2 压控振荡器K_(VCO)以及分频比N的确定 | 第31-32页 |
| 3.3.3 电荷泵电流I_(CP)以及环路滤波器参数的确定 | 第32-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第4章 频率综合器环路行为级仿真 | 第35-45页 |
| 4.1 锁相环中主要模块行为级模型的建立 | 第35-40页 |
| 4.1.1 PFD行为级模型的建立 | 第35-37页 |
| 4.1.2 CP行为级模型的建立 | 第37-38页 |
| 4.1.3 VCO行为级模型的建立 | 第38-39页 |
| 4.1.4 可编程分频器行为级模型的建立 | 第39-40页 |
| 4.2 PLL环路行为级模型仿真 | 第40-41页 |
| 4.3 AFC模块的行为级模型建立 | 第41-42页 |
| 4.4 PLL整体行为级仿真 | 第42-43页 |
| 4.5 本章小结 | 第43-45页 |
| 第5章 自动频率校准器设计 | 第45-65页 |
| 5.1 自动频率校准器的介绍 | 第45-50页 |
| 5.1.1 宽带VCO的结构确定 | 第45-47页 |
| 5.1.2 自动频率校准器的原理 | 第47-48页 |
| 5.1.3 AFC的主要性能指标 | 第48-50页 |
| 5.2 自动频率校准器的设计 | 第50-60页 |
| 5.2.1 AFC的结构确定 | 第50-51页 |
| 5.2.2 AFC中的模拟计数器 | 第51-53页 |
| 5.2.3 AFC中数字电路的算法设计 | 第53-58页 |
| 5.2.4 AFC电路的前端仿真 | 第58-60页 |
| 5.3 AFC的设计指标 | 第60-61页 |
| 5.4 AFC电路的后端设计与仿真 | 第61-63页 |
| 5.4.1 AFC数字电路的版图设计 | 第61-62页 |
| 5.4.2 AFC电路后端仿真 | 第62-63页 |
| 5.5 基于TSMC 0.13μm工艺的锁相环电路版图 | 第63页 |
| 5.6 本章小结 | 第63-65页 |
| 第6章 总结与展望 | 第65-67页 |
| 6.1 总结 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-72页 |
