基于FPGA的高速异步数据传输系统设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 本课题的应用背景及研究的意义 | 第10-11页 |
| 1.2 本课题研究现状 | 第11-12页 |
| 1.2.1 UART芯片研究现状 | 第11页 |
| 1.2.2 FPGA器件研究现状 | 第11-12页 |
| 1.3 本课题主要研究内容 | 第12页 |
| 1.4 本论文的结构安排 | 第12-14页 |
| 第2章 基于FPGA的UART总体设计 | 第14-20页 |
| 2.1 UART相关知识 | 第14-16页 |
| 2.1.1 异步串行通信基本概念 | 第14页 |
| 2.1.2 UART通信基础 | 第14-16页 |
| 2.2 FPGA芯片结构 | 第16-17页 |
| 2.3 总体功能框图及各部分的作用 | 第17-18页 |
| 2.4 本章小结 | 第18-20页 |
| 第3章 各功能模块设计 | 第20-40页 |
| 3.1 复位状态机模块设计 | 第20页 |
| 3.2 低速UART组成及功能 | 第20-30页 |
| 3.2.1 发送模块 | 第21-22页 |
| 3.2.2 接收模块 | 第22-23页 |
| 3.2.3 控制模块 | 第23-25页 |
| 3.2.4 起始位检测模块 | 第25-26页 |
| 3.2.5 时钟分频模块 | 第26页 |
| 3.2.6 波特率产生模块 | 第26-27页 |
| 3.2.7 数据源模块 | 第27-29页 |
| 3.2.8 液晶显示模块 | 第29-30页 |
| 3.3 高速UART组成及功能 | 第30-35页 |
| 3.3.1 发送模块 | 第31-32页 |
| 3.3.2 接收模块 | 第32-33页 |
| 3.3.3 数据处理及存储模块 | 第33-35页 |
| 3.3.4 时钟生成模块 | 第35页 |
| 3.4 乒乓FIFO设计 | 第35-37页 |
| 3.5 CRC校验简介 | 第37-39页 |
| 3.5.1 CRC校验的工作原理 | 第37-38页 |
| 3.5.2 CRC生成模块和校验模块设计 | 第38-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第4章 单片机辅助电路设计 | 第40-50页 |
| 4.1 IO处理模块 | 第40-44页 |
| 4.1.1 IO处理模块最小系统 | 第40-41页 |
| 4.1.2 IO处理模块的驱动 | 第41-43页 |
| 4.1.3 矩阵键盘与液晶驱动电路设计 | 第43-44页 |
| 4.2 外围电路设计 | 第44-49页 |
| 4.2.1 电源设计 | 第45-46页 |
| 4.2.2 电平转换电路 | 第46-47页 |
| 4.2.3 电路实现方式 | 第47页 |
| 4.2.4 其他外围电路 | 第47-49页 |
| 4.3 本章小结 | 第49-50页 |
| 第5章 低速UART总体电路及调试 | 第50-56页 |
| 5.1 低速UART总体电路 | 第50页 |
| 5.2 低速UART电路和单片机的连接 | 第50页 |
| 5.3 系统调试 | 第50-53页 |
| 5.3.1 低速UART的调试 | 第50-51页 |
| 5.3.2 单片机的调试 | 第51-52页 |
| 5.3.3 低速UART电路和单片机的联调 | 第52-53页 |
| 5.4 系统通信实现 | 第53-54页 |
| 5.5 本章小结 | 第54-56页 |
| 第6章 高速UART总体电路及仿真 | 第56-62页 |
| 6.1 高速UART总体电路 | 第56页 |
| 6.2 各功能模块的仿真 | 第56-60页 |
| 6.2.1 发送模块的仿真 | 第56-57页 |
| 6.2.2 接收模块的仿真 | 第57页 |
| 6.2.3 乒乓FIFO模块的仿真 | 第57-58页 |
| 6.2.4 CRC模块的仿真 | 第58-59页 |
| 6.2.5 总体电路的仿真 | 第59-60页 |
| 6.3 本章小结 | 第60-62页 |
| 结论 | 第62-64页 |
| 附录 | 第64-68页 |
| 参考文献 | 第68-72页 |
| 攻读硕士学位期间所发表的论文 | 第72-74页 |
| 致谢 | 第74页 |
