| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 本课题的研究背景 | 第11-13页 |
| 1.1.1 DSP芯片的发展概述 | 第11-12页 |
| 1.1.2 项目背景 | 第12-13页 |
| 1.2 本课题的相关研究工作 | 第13-15页 |
| 1.3 本课题的研究内容 | 第15-16页 |
| 1.4 本文的组织结构 | 第16-18页 |
| 第二章 高性能DSP内核的层次化综合 | 第18-32页 |
| 2.1 DSP内核的层次化综合 | 第18-21页 |
| 2.1.1 逻辑综合流程及设置 | 第18-20页 |
| 2.1.2 综合策略的选择 | 第20-21页 |
| 2.2 基于自动约束抽取的层次化综合 | 第21-24页 |
| 2.2.1 子模块约束设置的传统方法 | 第22页 |
| 2.2.2 基于perl脚本自动抽取子模块的约束信息 | 第22-24页 |
| 2.3 DSP内核的物理综合 | 第24-31页 |
| 2.3.1 物理综合流程 | 第24-27页 |
| 2.3.2 用物理综合优化设计 | 第27-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第三章 DSP内核的优化方案 | 第32-51页 |
| 3.1 时序优化 | 第32-40页 |
| 3.1.1 分组加优化权重 | 第32-35页 |
| 3.1.2 时钟借用自动化算法的实现 | 第35-40页 |
| 3.2 面积优化 | 第40-42页 |
| 3.2.1 约束的影响 | 第41页 |
| 3.2.2 减少尺寸较大门的使用 | 第41-42页 |
| 3.2.3 设置面积约束 | 第42页 |
| 3.3 功耗优化 | 第42-45页 |
| 3.3.1 门控单元的插入 | 第42-44页 |
| 3.3.2 多阈值电压的设置 | 第44-45页 |
| 3.4 高性能DSP内核的手工优化 | 第45-48页 |
| 3.4.1 定制触发器的应用 | 第45-46页 |
| 3.4.2 对触发器的筛选 | 第46-48页 |
| 3.5 在网表中插入Feedthrough | 第48-50页 |
| 3.5.1 插入Feedthrough的原因 | 第48-49页 |
| 3.5.2 插入Feedthrough的方法 | 第49-50页 |
| 3.6 本章小结 | 第50-51页 |
| 第四章 高性能DSP内核的等价性检查 | 第51-63页 |
| 4.1 等价性检查的原理和流程 | 第51-54页 |
| 4.1.1 等价性检查的基本原理 | 第51-52页 |
| 4.1.2 等价性检查的基本流程 | 第52-54页 |
| 4.2 高性能DSP内核的等价性检查 | 第54-61页 |
| 4.2.1 RTL-RTL之间的检查 | 第54-56页 |
| 4.2.2 RTL-Gate之间的检查 | 第56-59页 |
| 4.2.3 Gate- Gate之间的检查 | 第59-61页 |
| 4.3 工作中遇到的一些问题 | 第61-62页 |
| 4.4 本章小结 | 第62-63页 |
| 第五章 总结及工作展望 | 第63-65页 |
| 5.1 论文总结 | 第63-64页 |
| 5.2 工作展望 | 第64-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 作者在学期间取得的学术成果 | 第70页 |