首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

高性能DSP取指和指令派发部件的设计与验证

摘要第11-12页
ABSTRACT第12页
第一章 绪论第13-21页
    1.1 课题研究背景和意义第13-14页
    1.2 DSP发展历史及当前技术第14-17页
        1.2.1 DSP发展历史第14-15页
        1.2.2 高性能DSP内核技术第15-17页
    1.3 相关研究工作第17-19页
        1.3.1 取指与派发部件相关技术第17-19页
        1.3.2 未来面临的挑战第19页
    1.4 本文主要内容第19-20页
    1.5 本文组织结构第20-21页
第二章 FT-MX总体结构和指令集组成第21-31页
    2.1 FT-MX总体结构及性能指标第21-22页
        2.1.1 FT-MX总体结构第21页
        2.1.2 FT-MX性能指标第21-22页
    2.2 FT-MX指令集组成第22-26页
        2.2.1 FT-MX指令在存储中形式第22-23页
        2.2.2 FT-MX一般指令格式与含义第23-24页
        2.2.3 FT-MX指令集设计评估第24页
        2.2.4 本课题用到的指令汇编形式及描述第24-25页
        2.2.5 FT-MX寄存器结构第25-26页
    2.3 FT-MX内核结构第26-29页
        2.3.1 取指部件(Fetch)第27页
        2.3.2 一级程序Cache第27-28页
        2.3.3 指令派发部件(DP)第28-29页
    2.4 FT-MX内核流水线划分第29-30页
    2.5 本章小结第30-31页
第三章 FT-MX取指部件的设计与优化第31-44页
    3.1 取指部件的总体结构及相关协议第31-37页
        3.1.1 取指部件的总体结构第31-32页
        3.1.2 取指部件与其他部件的协议第32-36页
        3.1.3 取指部件的功能第36-37页
    3.2 取指部件关键技术及优化第37-40页
        3.2.1 流水线填充第37-38页
        3.2.2 地址缓冲及其辅助信号第38页
        3.2.3 地址产生第38-39页
        3.2.4 保存取指包与分支延迟槽第39页
        3.2.5 地址作废第39页
        3.2.6 软件断点第39-40页
    3.3 取指部件的代价及性能评估第40-43页
        3.3.1 取指部件的硬件代价评估第40-42页
        3.3.2 指令预取性能评估第42-43页
    3.4 本章小结第43-44页
第四章 FT-MX指令派发部件设计与优化第44-56页
    4.1 指令派发总体结构及相关协议第44-47页
        4.1.1 指令派发部件总体结构第44-46页
        4.1.2 指令派发部件与其他部件间的通信协议第46-47页
    4.2 指令派发关键逻辑及其优化第47-53页
        4.2.1 指令缓冲队列的生成第47-49页
        4.2.2 指令并行信息的分析第49-51页
        4.2.3 候选指令的选择第51页
        4.2.4 跨边界指令的派发第51-53页
    4.3 指令派发部件的代价及性能评估第53-55页
        4.3.1 指令派发部件的面积和功耗代价第53-54页
        4.3.2 跨边界执行包派发的性能评估第54-55页
    4.4 本章小结第55-56页
第五章 FT-MX取指与派发部件的验证第56-74页
    5.1 FT-MX内核系统级验证方法第57-62页
        5.1.1 FT-MX编译器简介第57页
        5.1.2 验证流程第57-58页
        5.1.3 验证结果及其分析第58-62页
    5.2 FT-MX内核取指与派发覆盖率验证第62-66页
        5.2.1 覆盖率验证指标第63页
        5.2.2 覆盖率验证过程第63-64页
        5.2.3 FT-MX内核取指与指令派发覆盖率验证结果及分析第64-66页
    5.3 FT-MX取指与指令派发基于SVA的验证第66-73页
        5.3.1 断言的定义和实现第67-69页
        5.3.2 FT-MX取指与派发基于断言的验证第69-72页
        5.3.3 基于断言的形式化验证结果第72-73页
    5.4 本章小结第73-74页
第六章 结束语第74-76页
    6.1 本文总结第74页
    6.2 工作展望第74-76页
致谢第76-78页
参考文献第78-81页
作者在学期间取得的学术成果第81页

论文共81页,点击 下载论文
上一篇:高性能DSP内核的综合优化与验证
下一篇:高性能DSP的IP核设计与功能验证