基于高级综合的CABAC的VLSI设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 引言 | 第15页 |
| 1.2 课题背景 | 第15-17页 |
| 1.2.1 HEVC | 第15页 |
| 1.2.2 CABAC | 第15-17页 |
| 1.2.3 HLS | 第17页 |
| 1.3 研究意义和研究现状 | 第17-18页 |
| 1.4 本文的研究内容及安排 | 第18-21页 |
| 第二章 HEVC标准与CABAC原理介绍 | 第21-31页 |
| 2.1 引言 | 第21页 |
| 2.2 HEVC视频压缩原理简介 | 第21-22页 |
| 2.2.1 视频信息压缩的可能性与信息度量 | 第21-22页 |
| 2.2.2 HEVC的新特性 | 第22页 |
| 2.3 CABAC编码原理简介 | 第22-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第三章 CABAC编码器硬件架构设计 | 第31-49页 |
| 3.1 高级综合 | 第31-34页 |
| 3.1.1 简介 | 第31-32页 |
| 3.1.2 开发流程 | 第32-33页 |
| 3.1.3 HLS工具的特点 | 第33-34页 |
| 3.2 CABAC常规模式编码器硬件 | 第34-44页 |
| 3.2.1 常规模式的编码流程 | 第34-35页 |
| 3.2.2 接口设计 | 第35页 |
| 3.2.3 模块设计 | 第35-37页 |
| 3.2.4 实时流水结构的优化设计方法 | 第37-43页 |
| 3.2.5 HLS实现优化策略总结 | 第43-44页 |
| 3.3 CABAC旁路模式编码器硬件设计 | 第44-47页 |
| 3.3.1 旁路模式的编码流程 | 第44页 |
| 3.3.2 接口设计 | 第44页 |
| 3.3.3 模块设计 | 第44页 |
| 3.3.4 旁路模式硬件优化实现方法 | 第44-47页 |
| 3.4 本章小结 | 第47-49页 |
| 第四章 CABAC编码器RTL级仿真 | 第49-55页 |
| 4.1 仿真流程 | 第49页 |
| 4.2 常规编码模式仿真分析 | 第49-51页 |
| 4.2.1 默认约束下RTL级电路的仿真分析 | 第49-50页 |
| 4.2.2 加入优化约束后的系统仿真分析 | 第50-51页 |
| 4.3 旁路编码模式仿真分析 | 第51-53页 |
| 4.3.1 默认约束下RTL级电路的仿真分析 | 第51-52页 |
| 4.3.2 加入优化约束后的系统仿真分析 | 第52-53页 |
| 4.4 本章小结 | 第53-55页 |
| 第五章 结束语 | 第55-57页 |
| 5.1 论文研究工作总结 | 第55页 |
| 5.2 进一步研究计划 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 致谢 | 第61-63页 |
| 作者简介 | 第63-64页 |
