基于FPGA的数字化多道脉冲幅度分析器研究与数字γ谱仪初步开发
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 绪论 | 第9-14页 |
| 1.1 选题背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文依托 | 第12页 |
| 1.4 主要研究内容 | 第12页 |
| 1.5 论文的章节安排 | 第12-14页 |
| 2 多道脉冲幅度分析器的理论基础 | 第14-21页 |
| 2.1 核探测器信号特征 | 第14-15页 |
| 2.2 多道脉冲幅度分析其本原理 | 第15-17页 |
| 2.3 数字滤波成形算法的研究 | 第17-18页 |
| 2.4 影响多道分析结果的主要因素 | 第18-21页 |
| 2.4.1 探测器的固有分辨率 | 第18页 |
| 2.4.2 弹道亏损 | 第18-19页 |
| 2.4.3 脉冲堆积 | 第19-20页 |
| 2.4.4 噪声 | 第20-21页 |
| 3 系统的总体设计 | 第21-25页 |
| 3.1 总体方案设计简介 | 第21页 |
| 3.2 探测器部分 | 第21-22页 |
| 3.3 高压模块部分 | 第22-23页 |
| 3.4 核信号处理电路 | 第23-24页 |
| 3.5 上位机 | 第24-25页 |
| 4 多道分析器硬件电路设计 | 第25-40页 |
| 4.1 多道幅度分析器的硬件总体设计 | 第25页 |
| 4.2 FPGA系统电路设计 | 第25-29页 |
| 4.2.1 FPGA芯片选型 | 第25-26页 |
| 4.2.2 FPGA的相关简介。 | 第26页 |
| 4.2.3 FPGA系统电路图 | 第26-28页 |
| 4.2.4 FPGA配置电路 | 第28-29页 |
| 4.3 高速ADC采样电路 | 第29-32页 |
| 4.3.1 ADC芯片的选择 | 第29页 |
| 4.3.2 AD9215的简介 | 第29-30页 |
| 4.3.3 ADC的驱动电路 | 第30-32页 |
| 4.4 STM32微控制器及其外围系统电路设计 | 第32-35页 |
| 4.4.1 芯片的选择 | 第32-33页 |
| 4.4.2 STM32微控制器的简介 | 第33页 |
| 4.4.3 STM32系统电路 | 第33-35页 |
| 4.4.4 串口转USB电路 | 第35页 |
| 4.5 信号调理电路 | 第35-37页 |
| 4.6 电源电路的设计 | 第37-38页 |
| 4.7 多道板的制作 | 第38-40页 |
| 5 系统软件设计 | 第40-64页 |
| 5.1 FPGA内逻辑总体设计简介 | 第40-41页 |
| 5.2 时钟模块的设计 | 第41-43页 |
| 5.3 采样控制模块 | 第43-44页 |
| 5.4 高斯成形模块设计 | 第44-49页 |
| 5.4.1 S-K滤波器电路信号数学关系式 | 第45-46页 |
| 5.4.2 高斯成形算法的数字化实现 | 第46-48页 |
| 5.4.3 高斯成形算法的验证 | 第48-49页 |
| 5.5 堆积判别 | 第49-50页 |
| 5.6 峰值提取模块 | 第50-53页 |
| 5.7 谱线生成模块 | 第53-56页 |
| 5.7.1 RAM模块的设计 | 第53-54页 |
| 5.7.2 生成谱线程序 | 第54-56页 |
| 5.8 串口发送模块 | 第56-58页 |
| 5.9 STM32的程序设计 | 第58-61页 |
| 5.9.1 串口数据传输 | 第59-60页 |
| 5.9.2 串口转USB | 第60-61页 |
| 5.10 上位机的设计 | 第61-64页 |
| 6 系统测试 | 第64-68页 |
| 6.1 测量方案设计和测试平台搭建 | 第64-65页 |
| 6.2 能量分辨率测试 | 第65-66页 |
| 6.3 系统稳定性测试 | 第66-67页 |
| 6.4 小结 | 第67-68页 |
| 7 总结与展望 | 第68-70页 |
| 7.1 总结 | 第68-69页 |
| 7.2 展望 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74页 |
