| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 引言 | 第11-16页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 研究现状 | 第12-14页 |
| 1.3 论文研究内容 | 第14页 |
| 1.4 论文组织结构 | 第14-15页 |
| 1.5 本章小结 | 第15-16页 |
| 2 矩阵奇异值分解算法原理与分析 | 第16-30页 |
| 2.1 矩阵奇异值分解 | 第16-17页 |
| 2.2 矩阵奇异值分解的Jacobi变换算法 | 第17-23页 |
| 2.2.1 Jacobi算法基础知识 | 第18-20页 |
| 2.2.2 双边Jacobi变换算法 | 第20-22页 |
| 2.2.3 单边Jacobi变换算法 | 第22-23页 |
| 2.3 列对索引序列 | 第23-28页 |
| 2.4 基于FPGA的单边Jacobi变换奇异值分解算法并行化分析 | 第28-29页 |
| 2.5 本章小结 | 第29-30页 |
| 3 矩阵奇异值分解硬件架构设计 | 第30-47页 |
| 3.1 基于片上存储器和循环序列单边Jacobi算法的SVD电路设计 | 第30-42页 |
| 3.1.1 基于循环序列单边Jacobi变换算法优化 | 第31-32页 |
| 3.1.2 基于循环序列单边Jacobi变换算法的加速电路顶层设计 | 第32-33页 |
| 3.1.3 矩阵奇异值分解硬件加速电路主要功能模块设计实现 | 第33-42页 |
| 3.2 基于片上存储器指环序列的单边Jacobi变换算法的SVD加速电路 | 第42-44页 |
| 3.2.1 基于指环序列的单边Jacobi算法并行化分析 | 第42页 |
| 3.2.2 基于指环序列的单边Jacobi算法硬件加速电路设计 | 第42-44页 |
| 3.3 基于外存储器的指环序列单边Jacobi算法SVD硬件电路设计 | 第44-46页 |
| 3.3.1 硬件加速电路顶层设计 | 第44-46页 |
| 3.3.2 基于外存储器的数据缓存策略设计 | 第46页 |
| 3.4 本章小结 | 第46-47页 |
| 4 基于FPGA平台的矩阵奇异值分解硬件加速器实现 | 第47-59页 |
| 4.1 基于FPGA的异构计算平台 | 第47-50页 |
| 4.2 基于片上存储单边Jacobi算法的电路实现以及性能与资源分析 | 第50-54页 |
| 4.2.1 基于不同平台循环序列单边Jacobi算法的性能对比分析 | 第52-53页 |
| 4.2.2 基于循环序列和指环序列的单边Jacobi算法硬件实现对比 | 第53-54页 |
| 4.3 基于片外存储环序列的单边Jacobi算法硬件电路性能与资源分析 | 第54-56页 |
| 4.4 基于片上存储与基于片外存储方式的奇异值分解对比分析 | 第56-57页 |
| 4.5 本章小结 | 第57-59页 |
| 5 结论与展望 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第63-65页 |
| 学位论文数据集 | 第65页 |
