| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-15页 |
| ·系统功能验证方法学 | 第9-10页 |
| ·软硬件协同验证技术的研究意义和发展现状 | 第10-13页 |
| ·论文研究内容与章节安排 | 第13-15页 |
| ·论文研究重点 | 第13页 |
| ·本论文章节安排 | 第13-15页 |
| 第二章 面向MPSOC的软硬件协同验证平台的设计方案 | 第15-30页 |
| ·协同验证平台的设计方案 | 第15-17页 |
| ·协同验证平台处理器模型的设计方案 | 第15-16页 |
| ·协同验证平台外围硬件模型的设计方案 | 第16-17页 |
| ·片上系统SOC设计的发展现状 | 第17-23页 |
| ·SOC可复用设计 | 第19-20页 |
| ·SOC低功耗设计 | 第20-21页 |
| ·SOC可测性设计 | 第21-22页 |
| ·SOC物理综合 | 第22页 |
| ·SOC设计验证 | 第22-23页 |
| ·SystemC硬件描述语言 | 第23-30页 |
| ·SystemC产生背景 | 第24-25页 |
| ·SystemC语言特性 | 第25-26页 |
| ·SystemC语言结构 | 第26-27页 |
| ·SystemC与传统硬件描述语言的比较 | 第27-30页 |
| 第三章 面向MPSOC的软硬件协同验证平台处理器模型的设计 | 第30-49页 |
| ·ARM指令集模拟器 | 第30-38页 |
| ·指令集模拟器ISS简介 | 第30-33页 |
| ·ARM指令集模拟器SimIt—ARM | 第33-34页 |
| ·指令集模拟器的优化 | 第34-38页 |
| ·总线功能模型 | 第38-47页 |
| ·总线功能模型的设计 | 第39-44页 |
| ·存储器映射I/O | 第40页 |
| ·中断驱动I/O | 第40-41页 |
| ·端口配置和内部寄存器读写 | 第41页 |
| ·计时器和串行口 | 第41-42页 |
| ·性能估计函数 | 第42页 |
| ·软件与硬件的同步 | 第42-43页 |
| ·阻塞模式的总线时序 | 第43-44页 |
| ·仲裁器模型 | 第44-46页 |
| ·总线功能模型的优化 | 第46-47页 |
| ·指令集模拟器与总线功能模型的链接 | 第47-49页 |
| 第四章 面向MPSOC的软硬件协同验证平台外围硬件模型的设计 | 第49-62页 |
| ·Verilog到SystemC翻译器 | 第49-54页 |
| ·Verilator翻译功能实现 | 第51-54页 |
| ·外围硬件模型 | 第54-60页 |
| ·Memory模型 | 第54-55页 |
| ·UART模型 | 第55-60页 |
| ·UART发送机 | 第55-58页 |
| ·UART接收机 | 第58-60页 |
| ·外围硬件模型与总线功能模型的链接 | 第60-62页 |
| 第五章 面向MPSOC的软硬件协同平台的测试 | 第62-68页 |
| ·对典型的MPSOC进行软硬件协同验证 | 第62-64页 |
| ·与传统软硬件协同验证平台比较的测试 | 第64-66页 |
| ·处理器模型优化前后比较的测试 | 第66-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74页 |
