| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题研究背景简介 | 第9-12页 |
| ·DDR SDRAM 控制器发展应用现状研究 | 第12-14页 |
| ·论文整体框架 | 第14-15页 |
| 第二章 存储器及其DDR SDRAM 基础概述 | 第15-29页 |
| ·存储器技术概述 | 第15-17页 |
| ·存储器在网络处理器中的应用 | 第15-16页 |
| ·DDR SDRAM 存储器基本结构 | 第16-17页 |
| ·DDR SDRAM 的基本操作和指令 | 第17-27页 |
| ·DDR SDRAM 接口 | 第17-18页 |
| ·DDR SDRAM 模式寄存器配置 | 第18-20页 |
| ·DDR SDRAM 扩展模式寄存器配置 | 第20-21页 |
| ·DDR SDRAM 命令 | 第21-27页 |
| ·本章小结 | 第27-29页 |
| 第三章 DDR SDRAM 控制器的设计 | 第29-45页 |
| ·总体设计方案 | 第29页 |
| ·AMBA 逻辑接口模块 | 第29-32页 |
| ·AMBA 总线协议 | 第29-30页 |
| ·AMBA 逻辑接口模块实现方案 | 第30-32页 |
| ·DDR SDRAM 控制器模块 | 第32-40页 |
| ·用户接口模块 | 第33-34页 |
| ·地址译码模块 | 第34-35页 |
| ·数据通路模块 | 第35-37页 |
| ·时钟产生模块 | 第37-38页 |
| ·控制逻辑模块 | 第38-39页 |
| ·计数功能模块 | 第39-40页 |
| ·DDR SDRAM 控制器状态机设计 | 第40-43页 |
| ·DDR SDRAM 初始化状态机设计 | 第40-41页 |
| ·DDR SDRAM 读/写状态机设计 | 第41-43页 |
| ·本章小结 | 第43-45页 |
| 第四章 DDR SDRAM 控制器设计的仿真与验证 | 第45-53页 |
| ·基于FPGA 的仿真验证技术简介 | 第45-46页 |
| ·DDR SDRAM 控制器的验证平台 | 第46-47页 |
| ·DDR SDRAM 控制器的功能验证 | 第47-50页 |
| ·AMBA 逻辑接口模块仿真验证 | 第47-48页 |
| ·DDR SDRAM 初始化仿真验证 | 第48-49页 |
| ·DDR SDRAM 写仿真验证 | 第49页 |
| ·DDR SDRAM 读仿真验证 | 第49-50页 |
| ·DDR SDRAM 控制器的逻辑综合 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 结束语 | 第53-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-60页 |
| 研究成果 | 第60-61页 |