| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-14页 |
| ·网络处理器概述 | 第9-12页 |
| ·网络处理器的性能提升 | 第9-10页 |
| ·网络处理器对存储系统的要求 | 第10-11页 |
| ·网络处理器与储存器之间性能的差距 | 第11-12页 |
| ·课题背景来源及其意义 | 第12页 |
| ·论文的章节安排 | 第12-14页 |
| 第二章 SDRAM 控制器的结构与实现 | 第14-45页 |
| ·网络处理器的结构 | 第14-20页 |
| ·网络处理器的总体结构 | 第14-18页 |
| ·网络处理器的存储系统 | 第18-20页 |
| ·SDR SDRAM 标准接口协议 | 第20-25页 |
| ·SDRAM 总线 | 第20-21页 |
| ·SDRAM 总线命令 | 第21-25页 |
| ·SDRAM 读写操作时序 | 第25-29页 |
| ·初始化过程 | 第25-28页 |
| ·SDRAM 读写时序 | 第28-29页 |
| ·SDRAM 控制器的结构 | 第29-43页 |
| ·SDRAM 控制器的外部系统结构 | 第29-30页 |
| ·SDRAM 控制器的内部结构 | 第30-43页 |
| ·本章小结 | 第43-45页 |
| 第三章 SDRAM 控制器的数据传输 | 第45-53页 |
| ·SDRAM 控制器与STRONGARM 的数据传输 | 第45-46页 |
| ·StrongARM 写操作 | 第45-46页 |
| ·StrongARM 读操作 | 第46页 |
| ·SDRAM 控制器与PE 的数据传输 | 第46-48页 |
| ·write 写指令 | 第47-48页 |
| ·read 读指令 | 第48页 |
| ·SDRAM 控制器与FBI 的数据传输 | 第48-52页 |
| ·r_fifo_rd | 第49-50页 |
| ·t_fifo_wr | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第四章 SDRAM 控制器的优化 | 第53-60页 |
| ·SDRAM 控制器的open page 优化 | 第53-55页 |
| ·SDRAM 控制器的奇偶bank interleaving 优化 | 第55-58页 |
| ·本章小结 | 第58-60页 |
| 第五章 SDRAM 控制器的验证 | 第60-74页 |
| ·SDRAM 控制器的验证平台 | 第60-61页 |
| ·SDRAM 控制器功能验证工具 | 第61-62页 |
| ·SDRAM 控制器功能验证 | 第62-69页 |
| ·SDRAM 控制器与PE 的数据传输验证 | 第62-64页 |
| ·SDRAM 控制器与FBI 的数据传输验证 | 第64-69页 |
| ·刷新验证 | 第69页 |
| ·SDRAM 控制器的FPGA 验证 | 第69-72页 |
| ·本章小结 | 第72-74页 |
| 第六章 结束语 | 第74-76页 |
| ·工作总结 | 第74-75页 |
| ·工作的不足之处和未来工作展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 研究成果 | 第80-81页 |