基于FPGA的矩阵运算实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 1 绪论 | 第9-12页 |
| ·研究背景 | 第9页 |
| ·研究概况 | 第9-10页 |
| ·论文结构安排 | 第10-12页 |
| 2 矩阵运算的基本概念 | 第12-21页 |
| ·引言 | 第12页 |
| ·矩阵乘法 | 第12页 |
| ·矩阵求逆 | 第12-15页 |
| ·逆矩阵 | 第13页 |
| ·一般矩阵求逆的方法 | 第13-15页 |
| ·三角矩阵求逆的方法 | 第15页 |
| ·矩阵分解 | 第15-20页 |
| ·Cholesky分解 | 第15-16页 |
| ·LU分解 | 第16-17页 |
| ·QR分解 | 第17-19页 |
| ·三种分解方式的比较 | 第19-20页 |
| ·本章小节 | 第20-21页 |
| 3 矩阵运算中基本运算单元和逻辑模块的设计 | 第21-35页 |
| ·引言 | 第21页 |
| ·浮点运算数制 | 第21-25页 |
| ·浮点数格式 | 第21-22页 |
| ·定点-浮点转换模块设计 | 第22-24页 |
| ·浮点-定点转换模块设计 | 第24-25页 |
| ·浮点乘加器设计 | 第25-30页 |
| ·浮点加减法 | 第26-28页 |
| ·浮点乘法 | 第28-30页 |
| ·浮点除法器设计 | 第30-33页 |
| ·基本逻辑模块的设计 | 第33-34页 |
| ·本章小节 | 第34-35页 |
| 4 矩阵运算模块的设计 | 第35-55页 |
| ·引言 | 第35页 |
| ·并行处理结构 | 第35-36页 |
| ·矩阵相乘累加模块 | 第36-40页 |
| ·矩阵-矩阵相乘累加模块 | 第36-39页 |
| ·矩阵-向量相乘累加模块 | 第39-40页 |
| ·三角矩阵求逆模块 | 第40-45页 |
| ·一般矩阵求逆模块 | 第45-51页 |
| ·LU分解模块 | 第46-49页 |
| ·三角矩阵相乘模块 | 第49-50页 |
| ·接口锁存器 | 第50-51页 |
| ·Toeplitz矩阵求逆特点 | 第51页 |
| ·分块的矩阵算法 | 第51-54页 |
| ·分块矩阵乘法 | 第51-52页 |
| ·分块三角矩阵求逆 | 第52-53页 |
| ·分块矩阵的LU分解 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 5 矩阵求逆的FPGA硬件实现 | 第55-71页 |
| ·引言 | 第55页 |
| ·FPGA硬件平台 | 第55-58页 |
| ·Virtex-4系列FPGA | 第55-57页 |
| ·USB接口 | 第57-58页 |
| ·接口部分程序设计 | 第58-64页 |
| ·FPGA收发状态机设计 | 第58-61页 |
| ·主机端程序设计 | 第61-64页 |
| ·矩阵求逆的软件仿真及硬件实现 | 第64-69页 |
| ·运算精度分析 | 第64-67页 |
| ·时间复杂度分析 | 第67-68页 |
| ·资源占用情况分析 | 第68页 |
| ·硬件调试结果 | 第68-69页 |
| ·矩阵求逆模块在雷达信号处理中的应用 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 结束语 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
