数字电路冒险检测技术与无冒险电路设计研究
| 第一章 绪论 | 第1-20页 |
| 1．1 冒险检测技术与无冒险电路设计的研究意义 | 第10-11页 |
| 1．2 冒险与 CMOS电路功耗 | 第11-16页 |
| 1．2．1 集成电路的低功耗设计 | 第11-13页 |
| 1．2．2 CMOS电路的功耗组成 | 第13-14页 |
| 1．2．3 冒险引起的功耗 | 第14-16页 |
| 1．3 冒险检测与消除技术的研究现状 | 第16-19页 |
| 1．3．1 常见的冒险检测方法 | 第16-17页 |
| 1．3．2 常见的冒险消除方法 | 第17-18页 |
| 1．3．3 近年来的研究状况 | 第18-19页 |
| 1．4 本文研究内容 | 第19-20页 |
| 第二章 二值电路的冒险检测与无冒险电路设计 | 第20-42页 |
| 2．1 冒险的成因和分类 | 第21-24页 |
| 2．1．1 功能冒险和逻辑冒险 | 第21-22页 |
| 2．1．2 静态冒险和动态冒险 | 第22-24页 |
| 2．2 基于代数法的冒险检测与消除 | 第24-25页 |
| 2．3 基于卡诺图的冒险分析与无冒险电路设计 | 第25-34页 |
| 2．3．1 单变量跳变的冒险检测与消除 | 第25-27页 |
| 2．3．2 单变量跳变的无冒险设计 | 第27-30页 |
| 2．3．3 双变量跳变的冒险分析 | 第30-34页 |
| 2．4 基于信号行为的冒险检测 | 第34-40页 |
| 2．4．1 信号行为的四值描述及其运算规则 | 第34-37页 |
| 2．4．2 运用信号行为的冒险检测方法 | 第37-40页 |
| 2．5 本章小结 | 第40-42页 |
| 第三章 多值电路的冒险检测与无冒险电路设计 | 第42-50页 |
| 3．1 三值组合电路的竞争冒险与渡越冒险 | 第42-45页 |
| 3．1．1 竞争冒险 | 第43-44页 |
| 3．1．2渡越冒险 | 第44-45页 |
| 3．2 基于冗余项的无冒险电路设计 | 第45-47页 |
| 3．2．1 应用代数法的无冒险电路设计 | 第45-46页 |
| 3．2．2 应用卡诺图法的无冒险电路设计 | 第46-47页 |
| 3．3 双变量跳变的冒险分析 | 第47-49页 |
| 3．4 本章小结 | 第49-50页 |
| 第四章 基于 F门的门冻结技术 | 第50-59页 |
| 4．1 门冻结技术的基本原理 | 第50-51页 |
| 4．2 F门结构 | 第51-53页 |
| 4．3 基于F 门的单元电路设计 | 第53-54页 |
| 4．4 基于门冻结技术的无冒险触发器设计 | 第54-57页 |
| 4．5 本章小结 | 第57-59页 |
| 第五章 结论与展望 | 第59-62页 |
| 5．1 论文的主要成果 | 第59-60页 |
| 5．2 对今后工作的展望 | 第60-62页 |
| 参考文献 | 第62-66页 |
