基于51IP核SoC的设计与应用
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 符号说明 | 第12-13页 |
| 第一章 绪论 | 第13-17页 |
| ·税控加油机的发展 | 第13-14页 |
| ·片上系统的现状 | 第14-15页 |
| ·SoC设计的典型流程 | 第15-16页 |
| ·本文的主要工作以及章节安排 | 第16-17页 |
| 第二章 GVC芯片设计 | 第17-40页 |
| ·芯片系统级设计 | 第17-18页 |
| ·DW8051模块 | 第18-20页 |
| ·存储器模块 | 第20-23页 |
| ·SFR总线接口译码模块 | 第23-25页 |
| ·I~2C接口模块 | 第25-30页 |
| ·I~2C协议描述 | 第25-27页 |
| ·寄存器描述 | 第27-28页 |
| ·模块划分与功能描述 | 第28-30页 |
| ·外设小系统模块 | 第30-32页 |
| ·时钟复位模块 | 第32-34页 |
| ·ISP模块 | 第34-36页 |
| ·模块划分与功能描述 | 第34-35页 |
| ·编程指令 | 第35-36页 |
| ·状态寄存器 | 第36页 |
| ·MBIST模块 | 第36-40页 |
| ·模块的划分和功能描述 | 第37-38页 |
| ·控制器状态机的实现 | 第38-40页 |
| 第三章 逻辑综合的策略与实现 | 第40-53页 |
| ·逻辑综合 | 第40-41页 |
| ·设计环境 | 第41-42页 |
| ·设计约束 | 第42-47页 |
| ·时序约束 | 第42-45页 |
| ·设计环境约束 | 第45-46页 |
| ·面积约束 | 第46-47页 |
| ·设计划分与优化策略 | 第47-50页 |
| ·可综合设计与模块划分 | 第47-48页 |
| ·综合策略 | 第48-49页 |
| ·电路优化 | 第49页 |
| ·GVC芯片的综合策略选择与优化 | 第49-50页 |
| ·逻辑综合结果分析 | 第50-53页 |
| 第四章 SoC系统的可测性设计 | 第53-69页 |
| ·概述 | 第53-54页 |
| ·故障模型 | 第54页 |
| ·可测性结构设计 | 第54-58页 |
| ·GVC芯片的测试策略 | 第58页 |
| ·存储器内建自测试 | 第58-60页 |
| ·RAM故障介绍 | 第58-59页 |
| ·算法介绍与选择 | 第59-60页 |
| ·扫描测试结构的实现 | 第60-69页 |
| ·全扫描测试设计的流程 | 第60-61页 |
| ·可测性设计规则 | 第61-64页 |
| ·测试协议 | 第64-65页 |
| ·扫描链的插入 | 第65-66页 |
| ·测试图形的生成 | 第66-69页 |
| 第五章 芯片的验证方法与实现 | 第69-84页 |
| ·概述 | 第69页 |
| ·仿真验证平台的建立 | 第69-76页 |
| ·验证方法学 | 第69-72页 |
| ·GVC芯片子模块验证平台与分析 | 第72-75页 |
| ·GVC芯片系统级验证平台与分析 | 第75-76页 |
| ·静态时序分析 | 第76-81页 |
| ·静态时序分析的重要性 | 第76-77页 |
| ·静态时序分析的概念 | 第77-78页 |
| ·静态时序分析的流程 | 第78-80页 |
| ·GVC芯片的STA分析结果 | 第80-81页 |
| ·等价性验证 | 第81-84页 |
| ·等价性验证的概念 | 第81页 |
| ·等价性验证特点 | 第81-82页 |
| ·等价性验证的流程 | 第82-83页 |
| ·GVC芯片的等价性验证结果 | 第83-84页 |
| 第六章 结束语 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 致谢 | 第88-89页 |
| 学位论文评阅及答辩情况表 | 第89页 |
