| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 引言 | 第10-18页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 研究目的与意义 | 第11-12页 |
| 1.3 国内外研究现状 | 第12-15页 |
| 1.4 本文要解决的科学问题 | 第15页 |
| 1.5 本文运用的主要理论和方法 | 第15-16页 |
| 1.6 本文的主要工作与结构 | 第16-18页 |
| 第2章 成像系统整体方案设计 | 第18-24页 |
| 2.1 设计需求分析 | 第18-19页 |
| 2.2 SCMOS探测器选型 | 第19-20页 |
| 2.3 FPGA主控芯片选型 | 第20-21页 |
| 2.4 图像缓存芯片选型 | 第21-22页 |
| 2.5 数据传输芯片选型 | 第22页 |
| 2.6 成像系统整体框架 | 第22-23页 |
| 2.7 本章小结 | 第23-24页 |
| 第3章 成像系统硬件设计 | 第24-42页 |
| 3.1 硬件系统整体结构 | 第24-25页 |
| 3.2 成像系统供配电设计 | 第25-34页 |
| 3.2.1 Camera Link板供配电设计 | 第25-26页 |
| 3.2.2 信号处理板供配电设计 | 第26-27页 |
| 3.2.3 探测器板供配电设计 | 第27-34页 |
| 3.3 成像系统时钟网络设计 | 第34-36页 |
| 3.4 成像系统主架构电路设计 | 第36-39页 |
| 3.4.1 探测器外围电路设计 | 第36-37页 |
| 3.4.2 FPGA外围电路设计 | 第37页 |
| 3.4.3 DDRII SDRAM存储电路设计 | 第37-38页 |
| 3.4.4 Camera Link base模组电路设计 | 第38-39页 |
| 3.5 成像系统硬件实物 | 第39-41页 |
| 3.6 本章小结 | 第41-42页 |
| 第4章 成像系统软件设计 | 第42-58页 |
| 4.1 软件系统整体结构 | 第42-43页 |
| 4.2 sCMOS控制模块 | 第43-50页 |
| 4.2.1 上电顺序控制 | 第43-44页 |
| 4.2.2 内部寄存器配置 | 第44-48页 |
| 4.2.3 像素面阵时钟管理 | 第48-49页 |
| 4.2.4 时序逻辑控制 | 第49-50页 |
| 4.3 图像数据采集模块 | 第50页 |
| 4.4 数据缓存模块 | 第50-54页 |
| 4.4.1 FIFO实现数据缓存 | 第51页 |
| 4.4.2 DDRⅡ实现数据缓存 | 第51-54页 |
| 4.5 传输控制模块 | 第54-55页 |
| 4.6 数据链路测试 | 第55-57页 |
| 4.7 本章小结 | 第57-58页 |
| 第5章 成像质量计算与分析 | 第58-62页 |
| 第6章 总结与展望 | 第62-64页 |
| 6.1 总结 | 第62-63页 |
| 6.2 展望 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 致谢 | 第66-68页 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 | 第68页 |