基于标准CMOS工艺的多次可编程存储器系统建模与关键外围电路研究
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 课题研究背景 | 第11-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.3 本文主要工作内容 | 第15-16页 |
| 1.4 论文组织结构 | 第16-18页 |
| 第二章 多次可编程存储器的整体架构与擦写机制 | 第18-25页 |
| 2.1 多次可编程存储器整体架构 | 第18-22页 |
| 2.1.1 多次可编程存储器整体架构 | 第18-19页 |
| 2.1.2 多次可编程存储器的工作状态和时序 | 第19-22页 |
| 2.2 多次可编程存储器的擦写机制 | 第22-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第三章 多次可编程存储器系统模型的建立 | 第25-50页 |
| 3.1 多次可编程存储器关键外围电路建模 | 第26-37页 |
| 3.1.1 行电压切换电路建模 | 第26-28页 |
| 3.1.2 行译码器建模 | 第28-30页 |
| 3.1.3 列电压切换电路建模 | 第30-31页 |
| 3.1.4 列译码器建模 | 第31-33页 |
| 3.1.5 电荷泵建模 | 第33-34页 |
| 3.1.6 多路选择器建模 | 第34-35页 |
| 3.1.7 灵敏放大器建模 | 第35-37页 |
| 3.2 阶梯写入和编程-校验-掩膜机制的实现 | 第37-42页 |
| 3.3 系统模型的建立 | 第42-49页 |
| 3.4 本章小结 | 第49-50页 |
| 第四章 多次可编程存储器关键外围电路的可靠性设计 | 第50-66页 |
| 4.1 多次可编程存储器的存储单元 | 第50-51页 |
| 4.2 多次可编程存储器关键外围电路的可靠性设计 | 第51-65页 |
| 4.2.1 电压切换电路的可靠性设计 | 第51-59页 |
| 4.2.2 灵敏放大器的可靠性设计 | 第59-65页 |
| 4.3 本章小结 | 第65-66页 |
| 第五章 总结与展望 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 作者在学期间取得的学术成果 | 第73页 |
