双CPU冗余机电作动器控制系统研究
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 缩略词 | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 研究目的与意义 | 第12页 |
| 1.2 国内外研究概述 | 第12-16页 |
| 1.2.1 EMA发展概况 | 第12-14页 |
| 1.2.2 冗余技术概述 | 第14-15页 |
| 1.2.3 BIT技术概述 | 第15-16页 |
| 1.3 本文主要研究内容 | 第16-18页 |
| 第二章 冗余EMA控制系统总体设计 | 第18-30页 |
| 2.1 冗余EMA控制系统的功能需求 | 第18页 |
| 2.2 容错技术研究 | 第18-23页 |
| 2.2.1 容错技术 | 第18-20页 |
| 2.2.2 硬件容错技术 | 第20-22页 |
| 2.2.3 软件容错技术 | 第22-23页 |
| 2.3 冗余EMA控制系统BIT方案设计 | 第23-26页 |
| 2.3.1BIT设计原则和测试点选取 | 第23-24页 |
| 2.3.2 冗余EMA控制系统故障来源及表现 | 第24-25页 |
| 2.3.3 BIT方案设计 | 第25-26页 |
| 2.4 总体方案设计 | 第26-29页 |
| 2.4.1 余度级别的选择 | 第26页 |
| 2.4.2 双机工作方式的选择 | 第26-27页 |
| 2.4.3 可靠性设计 | 第27-28页 |
| 2.4.4 系统总体设计 | 第28-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第三章 冗余EMA控制系统硬件设计 | 第30-44页 |
| 3.1 余度EMA控制系统硬件整体设计 | 第30页 |
| 3.2 CPU模块设计 | 第30-32页 |
| 3.2.1 调试接口 | 第31-32页 |
| 3.2.2 时钟模块 | 第32页 |
| 3.2.3 故障显示模块 | 第32页 |
| 3.3 仲裁切换模块设计 | 第32-35页 |
| 3.3.1 逻辑判断模块 | 第33页 |
| 3.3.2 冗余切换模块 | 第33-34页 |
| 3.3.3 CPLD选型和电路实现 | 第34-35页 |
| 3.4 双CPU通讯模块 | 第35-37页 |
| 3.5 LVDT调理与自监控电路设计 | 第37-40页 |
| 3.6 通信模块设计 | 第40-41页 |
| 3.6.1 CAN总线 | 第40页 |
| 3.6.2 串行通信接口 | 第40-41页 |
| 3.7 输入输出接口设计 | 第41-42页 |
| 3.8 供电方案设计 | 第42-43页 |
| 3.9 本章小结 | 第43-44页 |
| 第四章 冗余EMA控制系统软件设计 | 第44-55页 |
| 4.1 系统软件总体设计 | 第44-45页 |
| 4.1.1 系统软件设计方法 | 第44页 |
| 4.1.2 系统软件功能与结构 | 第44-45页 |
| 4.2 系统管理模块设计 | 第45-49页 |
| 4.2.1 双机同步 | 第46页 |
| 4.2.2 双机通信 | 第46-47页 |
| 4.2.3 同步故障诊断 | 第47-49页 |
| 4.3 容错管理模块设计 | 第49-53页 |
| 4.3.1 各功能模块自检 | 第49-51页 |
| 4.3.2 双CPU比较仲裁 | 第51-53页 |
| 4.3.3 故障记录 | 第53页 |
| 4.4 软件容错设计 | 第53-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第五章 仿真与试验 | 第55-61页 |
| 5.1 冗余控制系统可靠性分析 | 第55-57页 |
| 5.1.1 冗余控制系统马尔可夫模型 | 第55页 |
| 5.1.2 冗余控制系统可靠度计算 | 第55-56页 |
| 5.1.3 可靠度仿真分析 | 第56-57页 |
| 5.2 失效模拟试验 | 第57-60页 |
| 5.2.1 硬件失效模拟试验 | 第58-59页 |
| 5.2.2 软件失效模拟试验 | 第59-60页 |
| 5.3 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 6.1 全文总结 | 第61页 |
| 6.2 研究展望 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67-68页 |
| 在学期间的研究成果及发表的学术论文 | 第68页 |
