基于FPGA的均衡与译码算法设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略语对照表 | 第9-12页 |
| 第一章 绪论 | 第12-14页 |
| 1.1 短波通信概述 | 第12页 |
| 1.2 TURBO均衡发展现状 | 第12-13页 |
| 1.3 研究内容及章节安排 | 第13-14页 |
| 第二章 TURBO频域均衡技术 | 第14-24页 |
| 2.1 短波信道特性 | 第14-16页 |
| 2.1.1 电离层特性 | 第14页 |
| 2.1.2 Watterson模型 | 第14-16页 |
| 2.2 TURBO均衡的基本原理 | 第16-17页 |
| 2.2.1 均衡系统的数据传输结构 | 第16页 |
| 2.2.2 均衡系统结构 | 第16-17页 |
| 2.3 TURBO均衡算法 | 第17-22页 |
| 2.3.1 Turbo均衡的算法模型 | 第17页 |
| 2.3.2 基于MMSE的Turbo均衡算法 | 第17-20页 |
| 2.3.3 基于SIC的Turbo均衡算法 | 第20-22页 |
| 2.4 本章小结 | 第22-24页 |
| 第三章 LDPC编译码算法 | 第24-34页 |
| 3.1 LDPC码 | 第24-25页 |
| 3.2 LDPC码编码算法 | 第25-26页 |
| 3.2.1 标准编码方法 | 第25页 |
| 3.2.2 部分迭代编码算法 | 第25-26页 |
| 3.3 LDPC码译码算法 | 第26-32页 |
| 3.3.1 和积译码算法 | 第26-27页 |
| 3.3.2 概率测度下的和积译码算法 | 第27-29页 |
| 3.3.3 其它测度的和积译码算法 | 第29页 |
| 3.3.4 最小和译码算法 | 第29-30页 |
| 3.3.5 次小值修正的最小和译码算法 | 第30-32页 |
| 3.4 本章小结 | 第32-34页 |
| 第四章 均衡与译码算法的FPGA实现 | 第34-62页 |
| 4.1 实现环境 | 第34-35页 |
| 4.1.1 硬件环境 | 第34页 |
| 4.1.2 软件环境 | 第34-35页 |
| 4.1.3 整体框架 | 第35页 |
| 4.2 接口模块 | 第35-40页 |
| 4.2.1 uPP原理 | 第35-36页 |
| 4.2.2 uPP数据帧格式 | 第36-38页 |
| 4.2.3 uPP模块设计 | 第38-40页 |
| 4.3 均值及方差计算模块 | 第40-44页 |
| 4.3.1 均值计算模块 | 第40页 |
| 4.3.2 方差计算模块 | 第40-42页 |
| 4.3.3 软信息计算模块 | 第42-44页 |
| 4.4 译码器模块 | 第44-47页 |
| 4.4.1 译码器子模块设计 | 第44-46页 |
| 4.4.2 译码器顶层模块设计 | 第46-47页 |
| 4.5 控制模块 | 第47-59页 |
| 4.5.1 配置控制模块 | 第47-48页 |
| 4.5.2 MMSE控制模块 | 第48-51页 |
| 4.5.3 SIC控制模块 | 第51-53页 |
| 4.5.4 DDR2控制模块 | 第53-56页 |
| 4.5.5 译码器控制模块 | 第56-57页 |
| 4.5.6 中心控制模块 | 第57-59页 |
| 4.6 测试及性能仿真 | 第59页 |
| 4.7 本章小结 | 第59-62页 |
| 第五章 总结与展望 | 第62-64页 |
| 参考文献 | 第64-66页 |
| 致谢 | 第66-68页 |
| 作者简介 | 第68-69页 |
