| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-22页 |
| 1.1 集成电路产业的发展史及现状 | 第14-15页 |
| 1.2 集成电路的成本与成品率 | 第15-18页 |
| 1.3 版图灵敏度研究的现状 | 第18-19页 |
| 1.4 本文主要工作及内容安排 | 第19-22页 |
| 第二章 版图自动优化的理论模型 | 第22-42页 |
| 2.1 随机缺陷理论 | 第22-28页 |
| 2.1.1 随机缺陷的基本概念 | 第22-25页 |
| 2.1.2 随机缺陷的分布模型 | 第25-27页 |
| 2.1.3 版图和缺陷的矩阵表示 | 第27-28页 |
| 2.2 数学形态学算法 | 第28-33页 |
| 2.2.1 数学形态学的概念 | 第29-30页 |
| 2.2.2 基本运算 | 第30-33页 |
| 2.3 关键面积 | 第33-37页 |
| 2.3.1 基本概念 | 第33-34页 |
| 2.3.2 关键面积分类 | 第34-37页 |
| 2.4 灵敏度模型 | 第37-40页 |
| 2.4.1 短路灵敏度模型 | 第37-39页 |
| 2.4.2 开路灵敏度模型 | 第39-40页 |
| 2.5 本章小结 | 第40-42页 |
| 第三章 线网可优化空间及其存储结构 | 第42-54页 |
| 3.1 图的定义 | 第42-43页 |
| 3.2 图的存储结构 | 第43-46页 |
| 3.2.1 邻接矩阵存储结构 | 第44页 |
| 3.2.2 邻接表存储结构 | 第44-46页 |
| 3.3 线网可优化空间的提取方法及存储结构的建立 | 第46-52页 |
| 3.3.1 提取算法 | 第46-47页 |
| 3.3.2 邻接矩阵存储结构 | 第47-49页 |
| 3.3.3 邻接表储存结构 | 第49-52页 |
| 3.4 线网可优化空间的邻接表储存结构的实现 | 第52-53页 |
| 3.5 存储方式性能比较 | 第53页 |
| 3.6 本章小结 | 第53-54页 |
| 第四章 版图布线自动优化算法的实现 | 第54-74页 |
| 4.1 自动优化算法使用的灵敏度模型介绍 | 第54-55页 |
| 4.1.1 开路关键面积灵敏度模型（基于单一线网）（NSO） | 第54页 |
| 4.1.2 短路关键面积灵敏度模型（基于单一线网）（NSS） | 第54-55页 |
| 4.2 基于线网可优化空间的版图布线自动优化 | 第55-65页 |
| 4.2.1 优化算法的提出 | 第55-58页 |
| 4.2.2 算法验证 | 第58-65页 |
| 4.3 算法的应用及性能分析 | 第65-72页 |
| 4.3.1 算法的应用 | 第65-71页 |
| 4.3.2 算法性能分析 | 第71-72页 |
| 4.4 本章小结 | 第72-74页 |
| 第五章 总结展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |