基于FPGA的全景成像设计与实现研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1. 绪论 | 第7-12页 |
| ·视频全景成像研究背景与意义 | 第7-8页 |
| ·全景成像技术发展状况概述 | 第8-11页 |
| ·本课题主要研究内容与工作安排 | 第11-12页 |
| 2. 视频全景成像系统的硬件设计 | 第12-37页 |
| ·视频全景成像系统总述 | 第12-13页 |
| ·视频成像系统方案设计 | 第12-13页 |
| ·多路摄像头的视频采集模块设计 | 第13-19页 |
| ·CCD摄像机的选型 | 第13-14页 |
| ·多路摄像机的外同步控制设计 | 第14-15页 |
| ·模拟视频解码电路方案实现 | 第15-17页 |
| ·多路同步采集的硬件电路设计 | 第17-19页 |
| ·系统控制与视频数据处理模块设计 | 第19-26页 |
| ·FPGA及其外围电路设计 | 第19-21页 |
| ·全景成像系统可重置功能模块设计 | 第21-22页 |
| ·SDRAM硬件模块设计 | 第22-24页 |
| ·芯片配置单片机的电路设计 | 第24-26页 |
| ·拼接视频编码输出显示模块设计 | 第26-33页 |
| ·PAL视频编码显示部分设计 | 第26-27页 |
| ·HDMI视频发射显示转换模块设计 | 第27-33页 |
| ·全景成像系统电源模块设计 | 第33-37页 |
| ·系统硬件的电压需求分析 | 第33页 |
| ·稳压电路的选择 | 第33-37页 |
| 3. 视频全景成像系统软件部分设计 | 第37-53页 |
| ·8051-MCU模块软件设计 | 第37-45页 |
| ·I~2C总线简介 | 第37-38页 |
| ·8051模拟I~2C总线实现 | 第38-41页 |
| ·课题硬件系统所需I~2C配置部分设计 | 第41-45页 |
| ·FPGA数据处理模块软件设计 | 第45-53页 |
| ·通用视频标准CEA-861 | 第45-46页 |
| ·两路视频拼接的Verilog程序逻辑的实现 | 第46-52页 |
| ·拼接视频HDMI显示驱动软件设计 | 第52-53页 |
| 4. 课题系统联合调试结果 | 第53-58页 |
| ·系统硬件的实际调试 | 第53-54页 |
| ·拼接视频的实验画面显示与分析 | 第54-58页 |
| ·模拟视频显示实验结果 | 第54-56页 |
| ·成像系统HDMI模块的测试结果 | 第56-58页 |
| 5. 本课题总结与展望 | 第58-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-63页 |