DSP处理器数据通路设计
| 第一章 绪论 | 第1-11页 |
| 1．1 课题来源及意义 | 第7-8页 |
| 1．2 研究内容及设计思路 | 第8-9页 |
| 1．3 论文内容的安排 | 第9-11页 |
| 第二章 DSP处理器体系结构 | 第11-23页 |
| 2．1 通用DSP处理器体系结构特点 | 第11-13页 |
| 2．2 TMS320C25 DSP处理器 | 第13-23页 |
| 2．2．1 TMS320C25 DSP处理器概述 | 第13-14页 |
| 2．2．2 地址形成与总线接口控制逻辑 | 第14-18页 |
| 2．2．3 系统控制 | 第18-19页 |
| 2．2．4 数据运算执行部件 | 第19-20页 |
| 2．2．5 内部RAM存储器 | 第20-21页 |
| 2．2．6 中断控制 | 第21页 |
| 2．2．7 串口模块 | 第21-23页 |
| 第三章 乘法器 | 第23-40页 |
| 3．1 TMS320C25乘法器功能详述 | 第23-24页 |
| 3．2 乘法器研究 | 第24-38页 |
| 3．2．1 乘法器预备知识 | 第25-26页 |
| 3．2．2 CSA阵列乘法器 | 第26-29页 |
| 3．2．3 基于水平压缩矩阵的并行阵列乘法器 | 第29-31页 |
| 3．2．4 快速串行乘法器 | 第31-33页 |
| 3．2．5 一些改进的方案 | 第33-35页 |
| 3．2．6 几种方案的对比 | 第35-38页 |
| 3．3 TMS320C25兼容处理器乘法器设计 | 第38-40页 |
| 第四章 ALU和ARAU | 第40-47页 |
| 4．1 ALU和ARAU设计需求 | 第40-42页 |
| 4．1．1 ALU功能详述 | 第40-41页 |
| 4．1．2 ARAU功能详述 | 第41-42页 |
| 4．2 ALU设计实现 | 第42-45页 |
| 4．2．1 加法器设计 | 第43-44页 |
| 4．2．2 函数发生器设计 | 第44-45页 |
| 4．2．3 定标移位器设计 | 第45页 |
| 4．3 ARAU设计实现 | 第45-47页 |
| 第五章 串行端口 | 第47-55页 |
| 5．1 C25串口功能模块 | 第47-49页 |
| 5．1．1 C25串口状态寄存器位 | 第47-48页 |
| 5．1．2 C25串口寄存器 | 第48页 |
| 5．1．3 C25串口的接收与发送操作 | 第48-49页 |
| 5．2 串口工作方式研究及实现 | 第49-55页 |
| 5．2．1 突发方式 | 第50-51页 |
| 5．2．2 使用桢同步脉冲的连续方式 | 第51页 |
| 5．2．3 不使用桢同步脉冲的连续方式 | 第51-52页 |
| 5．2．4 实现研究 | 第52-55页 |
| 附录一 C25结构图 | 第55-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-58页 |
