摘要 | 第1-4页 |
Abstract | 第4-8页 |
第1章 绪论 | 第8-16页 |
·课题背景及课题意义 | 第8-12页 |
·数字集成电路的发展 | 第8-10页 |
·深亚微米时代的新挑战 | 第10-12页 |
·课题的研究意义 | 第12页 |
·国内外相关领域的研究进展 | 第12-13页 |
·课题来源 | 第13页 |
·论文的内容安排 | 第13-16页 |
第2章 数字电路后端物理设计流程 | 第16-28页 |
·概述 | 第16-18页 |
·集成电路设计方法 | 第18-21页 |
·全定制设计方法(Full-Custom Design Approach) | 第18页 |
·半定制设计方法(Semi-Custom Design Approach) | 第18-21页 |
·数字集成电路后端物理设计流程 | 第21-23页 |
·深亚微米物理设计面临的新问题 | 第23-25页 |
·视频解码芯片物理设计研究方案 | 第25-26页 |
·本章小结 | 第26-28页 |
第3章 深亚微米互联效应与物理设计研究 | 第28-52页 |
·概述 | 第28-29页 |
·电压降效应(IR Voltage Drop Effect) | 第29-34页 |
·基本概念 | 第29-31页 |
·全局IR Drop和局部IR Drop | 第31-32页 |
·问题表现 | 第32-33页 |
·解决方案 | 第33-34页 |
·电子迁移效应(Electro Migration Effect) | 第34-37页 |
·基本概念 | 第34-35页 |
·物理机制 | 第35-36页 |
·问题表现 | 第36页 |
·解决方案 | 第36-37页 |
·工艺天线效应(Process Antenna Effect) | 第37-41页 |
·概述 | 第37-38页 |
·天线效应的产生及计算 | 第38-39页 |
·天线效应的预防和消除 | 第39-41页 |
·串扰噪声效应(Crosstalk Effect) | 第41-46页 |
·串扰的产生及描述方法 | 第41-43页 |
·串扰与延时噪声 | 第43-44页 |
·串扰的预防与修复 | 第44-46页 |
·设计工具所带来的一些问题 | 第46-47页 |
·设计方法学所引入的一些问题 | 第47-50页 |
·本章小结 | 第50-52页 |
第4章 视频解码芯片深亚微米物理设计要点 | 第52-72页 |
·H.264/AVC-AVS视频解码芯片简介 | 第52-53页 |
·全芯片布局规划 | 第53-59页 |
·软核模块布局规划 | 第54-55页 |
·硬核模块布局规划 | 第55-57页 |
·IO PAD排布 | 第57-59页 |
·电源分布网络优化设计 | 第59-62页 |
·时钟网络优化设计 | 第62-63页 |
·工艺天线效应预防修复 | 第63-67页 |
·PAE工艺库文件 | 第64页 |
·PAE问题预防/修复迭代流程及预布线流程优化 | 第64-66页 |
·实验数据和结果比较 | 第66-67页 |
·串扰的检查和修复 | 第67-68页 |
·静态时序分析 | 第68-70页 |
·本章小结 | 第70-72页 |
第5章 设计验证与芯片签收交付 | 第72-82页 |
·后仿真 | 第72-73页 |
·版图验证 | 第73-76页 |
·最终版图 | 第76页 |
·基于VoltageStorm PE的电源分布网络验证(Signoff Level) | 第76-79页 |
·VoltageStorm PE电源网络分析工具简介 | 第76-77页 |
·基于VoltageStorm PE的电源分布网络验证流程 | 第77页 |
·基于VoltageStorm PE的电源分布网络验证 | 第77-79页 |
·基于CeltIC NDC的串扰噪声分析验证(Signoff Level) | 第79-81页 |
·CeltIC NDC进行信号完整性分析在设计流程中的位置 | 第79页 |
·内部时序引擎 | 第79-80页 |
·CeltIC NDC数据流 | 第80页 |
·串扰噪声分析流程 | 第80-81页 |
·本章小结 | 第81-82页 |
结论 | 第82-84页 |
参考文献 | 第84-88页 |
附录 | 第88-90页 |
附录一 视频解码芯片流片最终版图 | 第88-89页 |
附录二 视频解码芯片物理设计详细流程 | 第89-90页 |
攻读硕士学位期间发表的学术论文 | 第90-92页 |
致谢 | 第92页 |