用于高速A/D转换器的低抖动时钟稳定电路设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究目的及意义 | 第7-8页 |
| ·国内外研究动态 | 第8-10页 |
| ·论文的内容安排 | 第10-11页 |
| 第二章 锁相环技术研究 | 第11-23页 |
| ·锁相环的组成 | 第11-13页 |
| ·电荷泵锁相环 | 第13-21页 |
| ·鉴频/鉴相器 | 第14-15页 |
| ·电荷泵 | 第15-16页 |
| ·环路滤波器 | 第16-17页 |
| ·压控振荡器 | 第17-19页 |
| ·分频器 | 第19页 |
| ·电荷泵锁相环线性模型 | 第19-21页 |
| ·延迟锁相环 | 第21-22页 |
| ·小结 | 第22-23页 |
| 第三章 电路设计与仿真 | 第23-55页 |
| ·时钟稳定电路结构 | 第23-27页 |
| ·系统结构 | 第23-24页 |
| ·线性模型 | 第24-27页 |
| ·时钟缓冲放大器 | 第27-35页 |
| ·差分输入级 | 第28-30页 |
| ·中间放大级 | 第30-31页 |
| ·输出级 | 第31-35页 |
| ·鉴相器 | 第35-37页 |
| ·运算放大器 | 第37-46页 |
| ·参数介绍 | 第37-39页 |
| ·电路设计 | 第39-42页 |
| ·积分电路 | 第42-46页 |
| ·压控延迟线 | 第46-49页 |
| ·非交叠时钟产生电路 | 第49-50页 |
| ·整体电路仿真 | 第50-54页 |
| ·小结 | 第54-55页 |
| 第四章 版图设计 | 第55-63页 |
| ·版图设计中需要考虑的因素 | 第55-58页 |
| ·寄生参数 | 第55-56页 |
| ·噪声 | 第56页 |
| ·速度 | 第56-57页 |
| ·工艺 | 第57-58页 |
| ·时钟稳定电路的版图设计 | 第58-61页 |
| ·鉴相器 | 第58页 |
| ·运算放大器 | 第58-60页 |
| ·时钟稳定电路的版图 | 第60-61页 |
| ·小结 | 第61-63页 |
| 第五章 总结与展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 研究成果 | 第71-72页 |
