总线编码方法研究及其FPGA验证
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景 | 第7-9页 |
| ·深亚微米总线及其挑战 | 第7-8页 |
| ·总线编码方法研究的意义 | 第8-9页 |
| ·国内外总线编码研究现状 | 第9-12页 |
| ·国外总线编码研究现状 | 第9-11页 |
| ·国内总线编码研究现状 | 第11-12页 |
| ·本文主要内容和章节安排 | 第12-13页 |
| 第二章 深亚微米总线解析模型 | 第13-23页 |
| ·深亚微米总线能耗解析模型 | 第13-17页 |
| ·深亚微米总线模型 | 第13-14页 |
| ·深亚微米总线能耗解析模型 | 第14-15页 |
| ·简化的能耗等效模型 | 第15-17页 |
| ·深亚微米总线延迟解析模型 | 第17-19页 |
| ·深亚微米总线和驱动器 | 第17页 |
| ·深亚微米总线延迟解析模型 | 第17-19页 |
| ·深亚微米总线差错模型 | 第19-22页 |
| ·深亚微米总线串扰噪声分析 | 第19-21页 |
| ·深亚微米总线差错模型 | 第21-22页 |
| ·小结 | 第22-23页 |
| 第三章 总线编码技术 | 第23-45页 |
| ·总线低功耗编码技术 | 第23-27页 |
| ·地址总线低功耗编码方法 | 第24-25页 |
| ·数据总线低功耗编码方法 | 第25-27页 |
| ·总线串扰抑制编码技术 | 第27-36页 |
| ·空间编码方法 | 第27-31页 |
| ·时间编码方法 | 第31-33页 |
| ·空间-时间编码方法 | 第33-36页 |
| ·差错控制编码技术 | 第36-39页 |
| ·检错编码方法 | 第36-37页 |
| ·纠错编码方法 | 第37-39页 |
| ·统一总线编码技术 | 第39-44页 |
| ·统一总线编码技术框架 | 第39-41页 |
| ·统一总线编码方法 | 第41-44页 |
| ·小结 | 第44-45页 |
| 第四章 自适应时空总线编码及其FPGA 验证 | 第45-63页 |
| ·自适应时空总线编码方法 | 第45-53页 |
| ·自适应时间编码方法 | 第45-49页 |
| ·改进的SBI编码 | 第49-51页 |
| ·自适应时空编码方法 | 第51-53页 |
| ·FPGA 验证 | 第53-56页 |
| ·FPGA 简介 | 第54-55页 |
| ·仿真步骤 | 第55-56页 |
| ·仿真结果与分析 | 第56-62页 |
| ·小结 | 第62-63页 |
| 第五章 总结与展望 | 第63-65页 |
| ·论文总结 | 第63页 |
| ·工作展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 研究成果 | 第71-72页 |
