基于0.13μmCMOS工艺的5Gbps CDR电路的设计与实现
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-19页 |
| ·课题研究背景 | 第13-14页 |
| ·CDR的实现方式简介及国内外相关研究 | 第14-16页 |
| ·CDR的实现方式 | 第14-16页 |
| ·国内外相关研究 | 第16页 |
| ·课题主要工作及研究成果 | 第16-17页 |
| ·课题主要工作 | 第16-17页 |
| ·论文的研究成果 | 第17页 |
| ·论文的组织结构 | 第17-19页 |
| 第二章 时钟数据恢复电路的总体结构设计 | 第19-32页 |
| ·课题设计的目标及相关技术指标 | 第19-20页 |
| ·CDR电路的总体结构设计 | 第20-25页 |
| ·过采样工作的原理及CDR电路整体工作过程 | 第20-22页 |
| ·DLL模块中动态相位插值的方法 | 第22-24页 |
| ·CDR电路的总体结构 | 第24-25页 |
| ·CDR电路中的线性分析 | 第25-31页 |
| ·DLL环路线性分析 | 第25-26页 |
| ·随机抖动与误码率分析 | 第26-29页 |
| ·CDR环路抖动容忍带宽分析 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 时钟数据恢复的DLL模块设计 | 第32-54页 |
| ·DLL模块的总体结构 | 第32-33页 |
| ·压控延迟线 | 第33-37页 |
| ·压控延迟单元的工作原理 | 第33-34页 |
| ·压控延迟单元的改进设计 | 第34-35页 |
| ·压控延迟线的实现 | 第35-37页 |
| ·电荷泵和环路滤波器 | 第37-42页 |
| ·电荷泵的非理想性 | 第38页 |
| ·电荷泵的设计实现 | 第38-41页 |
| ·环路滤波器的设计实现 | 第41-42页 |
| ·鉴相器 | 第42-48页 |
| ·静态相位误差对环路的影响 | 第43-44页 |
| ·鉴相器的设计实现 | 第44-48页 |
| ·相位插值模块 | 第48-51页 |
| ·动态插值中的控制模块 | 第48-50页 |
| ·插值中静态相位误差的解决 | 第50-51页 |
| ·DLL模块的验证 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第四章 时钟数据恢复电路数字模块的设计 | 第54-68页 |
| ·采样器 | 第54-55页 |
| ·控制判决电路 | 第55-59页 |
| ·移相调节电路 | 第59-61页 |
| ·参考时钟相位产生模块 | 第61-63页 |
| ·串并转换和同步输出模块 | 第63-66页 |
| ·数字模块的验证 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 时钟数据恢复的版图设计和仿真 | 第68-77页 |
| ·时钟数据恢复电路核心模块的版图设计 | 第68-73页 |
| ·延迟线的版图设计 | 第68-69页 |
| ·鉴相器的版图设计 | 第69-70页 |
| ·电荷泵的版图设计 | 第70-71页 |
| ·电阻电容的版图设计 | 第71-73页 |
| ·整体版图的布局 | 第73页 |
| ·时钟数据恢复电路的仿真测试结果 | 第73-76页 |
| ·本章小结 | 第76-77页 |
| 第六章 结束语 | 第77-79页 |
| ·本文工作总结 | 第77页 |
| ·未来工作的展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 作者在学期间取得的学术成果 | 第83页 |
