摘要 | 第1-6页 |
Abstract | 第6-11页 |
1 绪论 | 第11-15页 |
·课题研制的目的和意义 | 第11页 |
·该领域目前研究现状 | 第11-13页 |
·数字视频记录系统简介 | 第13-14页 |
·数字视频记录系统组成 | 第13-14页 |
·数字视频记录系统工作原理 | 第14页 |
·本课题的任务 | 第14-15页 |
2 数字视频记录系统相关技术 | 第15-27页 |
·数字视频记录系统设计要求 | 第15页 |
·技术可行性研究 | 第15-22页 |
·数字图像压缩技术概述 | 第16页 |
·MPEG-1 压缩算法 | 第16-22页 |
·MPEG-1 压缩算法中几个主要参数的选择和确定 | 第22-23页 |
·采样与回放分辨率的计算 | 第22-23页 |
·压缩率与压缩数据的计算 | 第23页 |
·数字视频记录系统功能模块设计 | 第23-27页 |
3 基于W99200F 的系统压缩模块硬件设计 | 第27-43页 |
·系统组成硬件介绍 | 第27-34页 |
·主控单元 PC104 | 第27-28页 |
·视频压缩芯片 W99200F | 第28-31页 |
·视频解码芯片 SAA7113 | 第31-34页 |
·PCI 局部总线 | 第34-38页 |
·PCI 总线的主要性能 | 第34-35页 |
·PCI 总线的划分 | 第35-38页 |
·IC 接口 | 第38-40页 |
·系统电路原理图设计 | 第40-43页 |
·电源变换电路 | 第40-41页 |
·主控单元 PC104 | 第41页 |
·视频压缩芯片 W99200F 配置 | 第41-42页 |
·视频压缩芯片 W99200F 与 SDRAM 的连接 | 第42页 |
·视频压缩芯片 W99200F 与视频解码器 SAA7113 的连接 | 第42-43页 |
4 基于SZ1510 的系统压缩模块硬件设计 | 第43-61页 |
·视频压缩芯片 SZ1510 与桥接芯片 PLX9030 介绍 | 第44-50页 |
·视频压缩芯片 SZ1510 | 第44-48页 |
·PCI 桥接芯片PLX 9030 | 第48-50页 |
·压缩卡音频输入连接处理 | 第50-51页 |
·音频处理芯片 AK4550 | 第50-51页 |
·音频分频器 MK2703 | 第51页 |
·压缩卡视频输入连接处理 | 第51-54页 |
·视频压缩芯片SZ1510 电路配置 | 第54-61页 |
·电源转换 | 第54-55页 |
·时钟同步电路 | 第55-56页 |
·主机端口配置 | 第56-58页 |
·串行输入输出端口(IS) | 第58-59页 |
·SDRAM 接口 | 第59-61页 |
5 基于SZ1510 的系统压缩模块驱动设计 | 第61-74页 |
·SZ1510 寄存器介绍 | 第61页 |
·SZ1510 中断介绍 | 第61-65页 |
·End of Data (EOD) | 第63页 |
·FIFO Ready (FRDY) | 第63页 |
·Buffer Overflow (OVF) | 第63-64页 |
·Vin Out-of-Sync(OOS) | 第64页 |
·VBV Underflow (UNF) | 第64页 |
·Ready (RDY) | 第64页 |
·DSP 中断 | 第64-65页 |
·SZ1510 工作模式设置 | 第65-69页 |
·reset | 第66-67页 |
·程序load(写内存) | 第67-68页 |
·配置 | 第68页 |
·数据获取和数据输出 | 第68-69页 |
·实时音视频编码LIVE AUDIO AND VIDEO ENCODING—LAVE (INDIRECT-DATA ONLY) | 第69-70页 |
·寄存器配置(间接数据配置) | 第69-70页 |
·数据格式 | 第70页 |
·视频压缩卡驱动设计 | 第70-74页 |
·初始化硬件 | 第71-72页 |
·SAA7113 的初始化 | 第72页 |
·SZ1510 二进制代码的装载 | 第72-73页 |
·SZ1510 视频数据的获取 | 第73-74页 |
6 系统硬件调试 | 第74-77页 |
·电路板PCB 布局 | 第74-75页 |
·视频压缩卡调试的注意事项 | 第75页 |
·视频压缩卡调试中遇到的问题及解决 | 第75-77页 |
7 总结与展望 | 第77-78页 |
参考文献 | 第78-81页 |
致谢 | 第81-82页 |
个人简历 | 第82-83页 |
发表的学术论文 | 第83页 |