2Gsps多功能数字存储示波器硬件系统——数字电路设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-12页 |
| ·多功能数字存储示波器概述 | 第8-9页 |
| ·多功能数字存储示波器发展状况 | 第9-10页 |
| ·多功能数字存储示波器研究意义 | 第10-11页 |
| ·课题目标及本论文主要任务 | 第11-12页 |
| 第二章 数字存储示波器硬件系统设计 | 第12-39页 |
| ·主要器件及其工作电路 | 第13-24页 |
| ·2Gsps 采样率 A/D 的选型与控制 | 第13-17页 |
| ·高速采样时钟产生电路 | 第17-19页 |
| ·FPGA 介绍及选型 | 第19-21页 |
| ·高速比较器选型及配置 | 第21-22页 |
| ·DSP 芯片介绍及其地址映射译码电路 | 第22-24页 |
| ·高速数据采集功能模块设计 | 第24-34页 |
| ·采集功能模块总体设计 | 第24-25页 |
| ·高速数据接收模块设计 | 第25-28页 |
| ·时基及双时基模块设计 | 第28-31页 |
| ·高速数据的缓存FIFO | 第31-33页 |
| ·2Gsps 采样率的实现 | 第33-34页 |
| ·预触发与延迟触发模块 | 第34-39页 |
| 第三章 逻辑分析仪功能模块设计 | 第39-48页 |
| ·逻辑分析仪简介 | 第39-40页 |
| ·逻辑分析仪模块总体设计方案 | 第40-41页 |
| ·逻辑分析仪数据采集与处理模块 | 第41-43页 |
| ·逻辑分析仪触发模块设计 | 第43-48页 |
| ·码型触发 | 第43-45页 |
| ·持续时间触发 | 第45-48页 |
| 第四章 其他功能模块设计 | 第48-61页 |
| ·全同步数字频率计 | 第48-51页 |
| ·通过/失败测试功能 | 第51-52页 |
| ·液晶显示器的数据使能信号产生模块 | 第52-54页 |
| ·数字存储示波器长存储 | 第54-55页 |
| ·串并数据转换模块 | 第55-61页 |
| 第五章 系统设计调试及问题解决 | 第61-67页 |
| ·PCB 设计中的问题及解决方案 | 第61-64页 |
| ·硬件调试中遇见的具体问题及解决 | 第64-67页 |
| 结束语 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 附录 | 第71-73页 |
| 个人简历及研究成果 | 第73-74页 |
